-
公开(公告)号：CN104321865B
公开(公告)日：2017-08-29
申请号：CN201380028106.6
申请日：2013-06-05
Applicant: 英特尔公司
CPC classification number: H01L24/19 , H01H1/0036 , H01H59/0009 , H01L23/5382 , H01L23/5389 , H01L2224/04105 , H01L2224/73267 , H01L2924/12042 , H01L2924/1461 , H01L2924/00
Abstract: 描述了其中具有机械熔丝的半导体封装和用以形成其中具有机械熔丝的半导体封装的方法。例如，半导体结构包括半导体封装。半导体裸片被容纳在半导体封装中。微机电系统（MEMS）设备被容纳在半导体封装中。MEMS设备具有悬置的部分。机械熔丝被容纳在半导体封装中并且要么被耦合至MEMS设备的悬置部分要么从MEMS设备的悬置部分去耦。
-
公开(公告)号：CN117219572A
公开(公告)日：2023-12-12
申请号：CN202310964580.5
申请日：2016-12-23
Applicant: 英特尔公司
Inventor： R.E.申克 , R.L.布里斯托尔 , K.L.林 , F.格施泰因 , J.M.布拉克韦尔 , M.克里萨克 , M.钱多克 , P.A.尼胡斯 , C.H.华莱士 , C.W.沃德 , S.西瓦库马 , E.N.谭
IPC: H01L21/768 , G03F7/00 , H01L21/027
Abstract: 本申请涉及高级光刻和自组装装置。描述包括亚10nm节距图案化的高级光刻技术以及从其中所产生的结构。描述自组装装置及其制作方法。
-
-
公开(公告)号：CN110024103A
公开(公告)日：2019-07-16
申请号：CN201680091230.0
申请日：2016-12-29
Applicant: 英特尔公司
IPC: H01L21/768
Abstract: 在示例中公开了一种集成电路，包括：具有电介质、第一导电互连件和第二导电互连件的第一层；具有第三导电互连件的第二层；在第一层和第二层之间用来将第二导电互连件电耦合到第三导电互连件的导电通孔；电介质插塞，其被垂直设置在第一层和第二层之间，并被设置成防止通孔与第一导电互连件电短路；以及覆盖电介质插塞的电介质盖。
-
Patent Agency Ranking
公开(公告)号：CN104321865A
公开(公告)日：2015-01-28
申请号：CN201380028106.6
申请日：2013-06-05
Applicant: 英特尔公司
CPC classification number: H01L24/19 , H01H1/0036 , H01H59/0009 , H01L23/5382 , H01L23/5389 , H01L2224/04105 , H01L2224/73267 , H01L2924/12042 , H01L2924/1461 , H01L2924/00
Abstract: 描述了其中具有机械熔丝的半导体封装和用以形成其中具有机械熔丝的半导体封装的方法。例如，半导体结构包括半导体封装。半导体裸片被容纳在半导体封装中。微机电系统（MEMS）设备被容纳在半导体封装中。MEMS设备具有悬置的部分。机械熔丝被容纳在半导体封装中并且要么被耦合至MEMS设备的悬置部分要么从MEMS设备的悬置部分去耦。
-
公开(公告)号：CN110337715B
公开(公告)日：2023-08-25
申请号：CN201680091835.X
申请日：2016-12-23
Applicant: 英特尔公司
Inventor： R.E.申克 , R.L.布里斯托尔 , K.L.林 , F.格施泰因 , J.M.布拉克韦尔 , M.克里萨克 , M.钱多克 , P.A.尼胡斯 , C.H.华莱士 , C.W.沃德 , S.西瓦库马 , E.N.谭
IPC: H01L21/768 , H01L21/027
Abstract: 描述包括亚10nm节距图案化的高级光刻技术以及从其中所产生的结构。描述自组装装置及其制作方法。
-
公开(公告)号：CN110024103B
公开(公告)日：2023-06-30
申请号：CN201680091230.0
申请日：2016-12-29
Applicant: 英特尔公司
IPC: H01L21/768
Abstract: 在示例中公开了一种集成电路，包括：具有电介质、第一导电互连件和第二导电互连件的第一层；具有第三导电互连件的第二层；在第一层和第二层之间用来将第二导电互连件电耦合到第三导电互连件的导电通孔；电介质插塞，其被垂直设置在第一层和第二层之间，并被设置成防止通孔与第一导电互连件电短路；以及覆盖电介质插塞的电介质盖。
-
公开(公告)号：CN110337715A
公开(公告)日：2019-10-15
申请号：CN201680091835.X
申请日：2016-12-23
Applicant: 英特尔公司
Inventor： R.E.申克 , R.L.布里斯托尔 , K.L.林 , F.格施泰因 , J.M.布拉克韦尔 , M.克里萨克 , M.钱多克 , P.A.尼胡斯 , C.H.华莱士 , C.W.沃德 , S.西瓦库马 , E.N.谭
IPC: H01L21/768 , H01L21/027
Abstract: 描述包括亚10nm节距图案化的高级光刻技术以及从其中所产生的结构。描述自组装装置及其制作方法。
-
公开(公告)号：CN107709225A
公开(公告)日：2018-02-16
申请号：CN201580080251.8
申请日：2015-06-22
Applicant: 英特尔公司
CPC classification number: B81B7/007 , B81B2203/0118 , B81B2207/015 , B81B2207/07 , B81B2207/094 , B81C1/00246 , B81C1/00301 , B81C2201/0109 , B81C2201/014 , B81C2203/0714 , B81C2203/0742 , B81C2203/0771
Abstract: 将导电层沉积到衬底上的牺牲层中的沟槽中。在导电层之上沉积蚀刻停止层。移除牺牲层以形成间隙。在一个实施例中，梁在衬底之上。互连在梁上。蚀刻停止层在梁之上。间隙在梁与蚀刻停止层之间。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.032 seconds)
