公开(公告)号：CN101088311A

公开(公告)日：2007-12-12

申请号：CN200580044313.6

申请日：2005-12-21

Applicant: 英特尔公司

Inventor： J·施普里特斯马 ,  M·莱蒂格

IPC: H05K1/02 ,  H05K1/18 ,  H05K1/00

CPC classification number: G11C5/025 ,  G11C5/04 ,  H05K1/0298 ,  H05K1/181 ,  H05K2201/09227 ,  H05K2201/10159 ,  Y02P70/611

Abstract: 一种存储模块电路板，包括适合于耦合第一多个存储器件(624)的第一表面、多条信号线(626)、以及耦合到信号线的命令和地址总线(636、642)。从信号线对命令和地址总线进行布线，并且其适合于以不需要所述命令和地址总线在耦合到第一多个存储器件中的至少一个存储器件之前转向超过大约九十度的方式耦合到第一多个存储器件中的所述至少一个存储器件。