-
公开(公告)号：CN1132413A
公开(公告)日：1996-10-02
申请号：CN95113189.3
申请日：1995-12-22
Applicant: 西门子公司
Inventor： M·凯德尔
CPC classification number: H01C13/02 , H05K1/092 , H05K1/167 , H05K3/4664 , H05K2201/10045
Abstract: 多层混合集成厚膜电路。为了提高标准电路上高负载厚膜电阻的脉冲强度，或者为了降低其衬底的占用面积，可以把电阻(3)排列在衬底的一个侧面或两个侧面上的至少两个相重叠的层中，并将其置入于使不同电阻层彼此相互分开的各个绝缘层中。
Search Results
1
records
(took 0.028 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
