公开(公告)号：CN102403316A

公开(公告)日：2012-04-04

申请号：CN201110236686.0

申请日：2011-08-12

Applicant: 飞思卡尔半导体公司

Inventor： 保罗·W·桑德斯 ,  韦恩·R·布格尔 ,  翠·B·达奥 ,  乔尔·E·基斯 ,  迈克尔·F·彼得拉斯 ,  罗伯特·A·普赖尔 ,  任小伟

IPC: H01L27/06 ,  H01L29/06 ,  H01L21/82

CPC classification number: H01L23/66 ,  H01L21/76898 ,  H01L21/823475 ,  H01L23/481 ,  H01L23/5223 ,  H01L23/5226 ,  H01L23/5227 ,  H01L24/48 ,  H01L24/49 ,  H01L27/0617 ,  H01L27/0629 ,  H01L27/0727 ,  H01L28/10 ,  H01L28/40 ,  H01L29/7816 ,  H01L2223/6616 ,  H01L2223/6655 ,  H01L2223/6683 ,  H01L2224/48091 ,  H01L2224/49175 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/12044 ,  H01L2924/13062 ,  H01L2924/14 ,  H01L2924/1423 ,  H01L2924/30107 ,  H03F3/195 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 本发明提供一种单片微波集成电路。将高电阻率(例如≥100Ohm-cm)半导体基板和较低电阻电感器用于IC，能够避免或减轻微波频率下操作时与单片集成电路(IC)的无源构件相关联的低Q。这消除了来自置于基板上的平面电感器和互联的显著的基板中电磁耦合损耗。有源晶体管接近前面地形成在基板中。平面电容器也形成在基板的前面上方。使用基板通孔，将晶体管、电容器和电感器的不同端子耦合到基板的背面上的地平面，以最小化寄生电阻。通过将平面电感器和重电流承载导体定位在可以使它们基本上更厚和具有更低电阻的、IC的外表面上来最小化与它们相关联的寄生电阻。结果得到之前无法获得的单片微波IC。

公开(公告)号：CN102239552A

公开(公告)日：2011-11-09

申请号：CN200980148878.7

申请日：2009-11-25

Applicant: 飞思卡尔半导体公司

Inventor： 杰弗里·K·琼斯 ,  玛格丽特·A·希马诺夫斯基 ,  米歇尔·L·米耶拉 ,  任小伟 ,  韦恩·R·布格尔 ,  马克·A·贝内特 ,  科林·克尔

IPC: H01L21/60 ,  H01L21/768

CPC classification number: H01L24/05 ,  H01L24/03 ,  H01L29/0649 ,  H01L2224/05076 ,  H01L2224/05558 ,  H01L2224/05576 ,  H01L2924/01006 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01021 ,  H01L2924/01027 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01057 ,  H01L2924/01082 ,  H01L2924/05042 ,  H01L2924/1306 ,  H01L2924/13062 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/30105 ,  H01L2924/30107 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 期望在公共衬底(45)上具有有源器件区域(46)和接合垫(BP)区域(60)的电子元件(44、44′、44″)包括BP(35)下面的电介质区域以随着电子元件(44、44′、44″)被缩放至较高的功率和/或工作频率来减小BP(35)及其互连(41)的寄生阻抗。由纯(例如，仅氧化物)电介质区域(36′)产生的机械应力可能负面地影响性能、制造合格率、垫与器件接近度和所占用面积。这可以通过提供具有比其中它们所嵌入的电介质材料(78、78′、78″)小的热膨胀系数(TEC)和/或接近衬底(45)TEC的电隔离内含物(65、65′、65″)的复合电介质区(62、62′、62″)来避免。对于硅衬底(45)而言，多晶或非晶硅适用于内含物(65、65′、65″)和用于电介质材料(78、78′、78″)的氧化硅。内含物(65、65′、65″)优选地具有通过电介质材料(78、78′、78″)隔离并被包含在电介质材料(78、78′、78″)内的叶片状形状中。

公开(公告)号：CN102403316B

公开(公告)日：2016-06-15

申请号：CN201110236686.0

申请日：2011-08-12

Applicant: 飞思卡尔半导体公司

Inventor： 保罗·W·桑德斯 ,  韦恩·R·布格尔 ,  翠·B·达奥 ,  乔尔·E·基斯 ,  迈克尔·F·彼得拉斯 ,  罗伯特·A·普赖尔 ,  任小伟

IPC: H01L27/06 ,  H01L29/06 ,  H01L21/82

CPC classification number: H01L23/66 ,  H01L21/76898 ,  H01L21/823475 ,  H01L23/481 ,  H01L23/5223 ,  H01L23/5226 ,  H01L23/5227 ,  H01L24/48 ,  H01L24/49 ,  H01L27/0617 ,  H01L27/0629 ,  H01L27/0727 ,  H01L28/10 ,  H01L28/40 ,  H01L29/7816 ,  H01L2223/6616 ,  H01L2223/6655 ,  H01L2223/6683 ,  H01L2224/48091 ,  H01L2224/49175 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/12044 ,  H01L2924/13062 ,  H01L2924/14 ,  H01L2924/1423 ,  H01L2924/30107 ,  H03F3/195 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 本发明提供一种单片微波集成电路。将高电阻率(例如≥100Ohm-cm)半导体基板和较低电阻电感器用于IC，能够避免或减轻微波频率下操作时与单片集成电路(IC)的无源构件相关联的低Q。这消除了来自置于基板上的平面电感器和互联的显著的基板中电磁耦合损耗。有源晶体管接近前面地形成在基板中。平面电容器也形成在基板的前面上方。使用基板通孔，将晶体管、电容器和电感器的不同端子耦合到基板的背面上的地平面，以最小化寄生电阻。通过将平面电感器和重电流承载导体定位在可以使它们基本上更厚和具有更低电阻的、IC的外表面上来最小化与它们相关联的寄生电阻。结果得到之前无法获得的单片微波IC。

公开(公告)号：CN103872009A

公开(公告)日：2014-06-18

申请号：CN201310676931.9

申请日：2013-12-12

Applicant: 飞思卡尔半导体公司

Inventor： 任小伟 ,  W·R·博格尔

IPC: H01L23/522 ,  H01L21/02

CPC classification number: H01L23/5223 ,  H01L28/75 ,  H01L28/84 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 集成无源器件（100,1100）（例如，金属绝缘体金属、或MIM电容器）及其形成方法的实施例包括在半导体衬底（300）上（例如，在衬底表面上的电介质层（112,312）上）沉积（206,212）复合电极（120,820），以及在所述复合电极上沉积（208）绝缘层（140,1040）。所述复合电极包括底层电极（122,822）和沉积在所述底层电极的顶表面（123）上的上层电极（124,824）。由第一导电材料(例如，AlCuW)形成所述底层电极，而由由不同的第二导电材料(例如，AlCu)形成所述上层电极。所述底层电极的所述顶表面（123）可以具有相对粗糙的表面形态表面形貌，而所述上层电极的顶表面（125）可以具有相对平滑的表面形态表面形貌。所述复合电极和所述绝缘层可以厚于在一些传统集成无源器件中的复合电极和绝缘层。

公开(公告)号：CN102239552B

公开(公告)日：2014-03-12

申请号：CN200980148878.7

申请日：2009-11-25

Applicant: 飞思卡尔半导体公司

Inventor： 杰弗里·K·琼斯 ,  玛格丽特·A·希马诺夫斯基 ,  米歇尔·L·米耶拉 ,  任小伟 ,  韦恩·R·布格尔 ,  马克·A·贝内特 ,  科林·克尔

IPC: H01L21/60 ,  H01L21/768

CPC classification number: H01L24/05 ,  H01L24/03 ,  H01L29/0649 ,  H01L2224/05076 ,  H01L2224/05558 ,  H01L2224/05576 ,  H01L2924/01006 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01021 ,  H01L2924/01027 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01057 ,  H01L2924/01082 ,  H01L2924/05042 ,  H01L2924/1306 ,  H01L2924/13062 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/30105 ,  H01L2924/30107 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 期望在公共衬底(45)上具有有源器件区域(46)和接合垫(BP)区域(60)的电子元件(44、44′、44″)包括BP(35)下面的电介质区域以随着电子元件(44、44′、44″)被缩放至较高的功率和/或工作频率来减小BP(35)及其互连(41)的寄生阻抗。由纯(例如，仅氧化物)电介质区域(36′)产生的机械应力可能负面地影响性能、制造合格率、垫与器件接近度和所占用面积。这可以通过提供具有比其中它们所嵌入的电介质材料(78、78′、78″)小的热膨胀系数(TEC)和/或接近衬底(45)TEC的电隔离内含物(65、65′、65″)的复合电介质区(62、62′、62″)来避免。对于硅衬底(45)而言，多晶或非晶硅适用于内含物(65、65′、65″)和用于电介质材料(78、78′、78″)的氧化硅。内含物(65、65′、65″)优选地具有通过电介质材料(78、78′、78″)隔离并被包含在电介质材料(78、78′、78″)内的叶片状形状中。