-
公开(公告)号:CN102239552B
公开(公告)日:2014-03-12
申请号:CN200980148878.7
申请日:2009-11-25
Applicant: 飞思卡尔半导体公司
IPC: H01L21/60 , H01L21/768
CPC classification number: H01L24/05 , H01L24/03 , H01L29/0649 , H01L2224/05076 , H01L2224/05558 , H01L2224/05576 , H01L2924/01006 , H01L2924/01014 , H01L2924/01015 , H01L2924/01021 , H01L2924/01027 , H01L2924/01032 , H01L2924/01033 , H01L2924/01057 , H01L2924/01082 , H01L2924/05042 , H01L2924/1306 , H01L2924/13062 , H01L2924/13091 , H01L2924/14 , H01L2924/30105 , H01L2924/30107 , H01L2924/3011 , H01L2924/00
Abstract: 期望在公共衬底(45)上具有有源器件区域(46)和接合垫(BP)区域(60)的电子元件(44、44′、44″)包括BP(35)下面的电介质区域以随着电子元件(44、44′、44″)被缩放至较高的功率和/或工作频率来减小BP(35)及其互连(41)的寄生阻抗。由纯(例如,仅氧化物)电介质区域(36′)产生的机械应力可能负面地影响性能、制造合格率、垫与器件接近度和所占用面积。这可以通过提供具有比其中它们所嵌入的电介质材料(78、78′、78″)小的热膨胀系数(TEC)和/或接近衬底(45)TEC的电隔离内含物(65、65′、65″)的复合电介质区(62、62′、62″)来避免。对于硅衬底(45)而言,多晶或非晶硅适用于内含物(65、65′、65″)和用于电介质材料(78、78′、78″)的氧化硅。内含物(65、65′、65″)优选地具有通过电介质材料(78、78′、78″)隔离并被包含在电介质材料(78、78′、78″)内的叶片状形状中。
-
公开(公告)号:CN106169913A
公开(公告)日:2016-11-30
申请号:CN201610305891.0
申请日:2016-05-10
Applicant: 飞思卡尔半导体公司
CPC classification number: H03F1/565 , H01F27/2804 , H01F2027/2809 , H01G4/005 , H01G4/12 , H01G4/30 , H01G4/38 , H01G4/385 , H01G4/40 , H01L23/66 , H01L2223/6611 , H01L2223/6655 , H01L2223/6661 , H01L2224/48091 , H01L2224/4811 , H01L2224/48137 , H01L2224/49175 , H01L2924/00014 , H01L2924/00015 , H03F3/195 , H03F3/213 , H03F2200/222 , H03F2200/451 , H03H7/38 , H05K1/111 , H05K2201/10015 , H05K2201/10022 , H05K2201/1003 , H05K2201/10166 , H01L2224/45099 , H03F1/56 , H03F1/3241 , H03F3/189
Abstract: 装置包括多个陶瓷电容器和电流路径结构。第一陶瓷电容器包括在第一和第二电极之间的第一陶瓷材料。第二陶瓷电容器包括在第三和第四电极之间的第二陶瓷材料。所述第二陶瓷材料具有高于所述第一陶瓷材料的Q。所述电流路径结构包括定位在所述第一和第二陶瓷材料之间的横向导体,以及从所述横向导体的第一和第二端延伸到装置表面的第一和第二垂直导体。所述装置可耦合到封装射频放大器装置的基板,所述封装射频放大器装置还包括晶体管。举例来说,所述装置可形成耦合在所述晶体管的电流载送终端与所述射频放大器装置的输出导线之间的输出阻抗匹配电路的部分。
-
公开(公告)号:CN102239552A
公开(公告)日:2011-11-09
申请号:CN200980148878.7
申请日:2009-11-25
Applicant: 飞思卡尔半导体公司
IPC: H01L21/60 , H01L21/768
CPC classification number: H01L24/05 , H01L24/03 , H01L29/0649 , H01L2224/05076 , H01L2224/05558 , H01L2224/05576 , H01L2924/01006 , H01L2924/01014 , H01L2924/01015 , H01L2924/01021 , H01L2924/01027 , H01L2924/01032 , H01L2924/01033 , H01L2924/01057 , H01L2924/01082 , H01L2924/05042 , H01L2924/1306 , H01L2924/13062 , H01L2924/13091 , H01L2924/14 , H01L2924/30105 , H01L2924/30107 , H01L2924/3011 , H01L2924/00
Abstract: 期望在公共衬底(45)上具有有源器件区域(46)和接合垫(BP)区域(60)的电子元件(44、44′、44″)包括BP(35)下面的电介质区域以随着电子元件(44、44′、44″)被缩放至较高的功率和/或工作频率来减小BP(35)及其互连(41)的寄生阻抗。由纯(例如,仅氧化物)电介质区域(36′)产生的机械应力可能负面地影响性能、制造合格率、垫与器件接近度和所占用面积。这可以通过提供具有比其中它们所嵌入的电介质材料(78、78′、78″)小的热膨胀系数(TEC)和/或接近衬底(45)TEC的电隔离内含物(65、65′、65″)的复合电介质区(62、62′、62″)来避免。对于硅衬底(45)而言,多晶或非晶硅适用于内含物(65、65′、65″)和用于电介质材料(78、78′、78″)的氧化硅。内含物(65、65′、65″)优选地具有通过电介质材料(78、78′、78″)隔离并被包含在电介质材料(78、78′、78″)内的叶片状形状中。
-
-