公开(公告)号：WO2018135914A1

公开(公告)日：2018-07-26

申请号：PCT/KR2018/000946

申请日：2018-01-22

Applicant: 경북대학교 산학협력단

Inventor： 강인만 ,  윤영준 ,  서재화

IPC: H01L27/108 ,  H01L29/788 ,  H01L29/786

CPC classification number: H01L27/108 ,  H01L29/786 ,  H01L29/788

Abstract: 디램 셀 소자 및 그 제조방법이 개시된다. 개시된 디램 셀 소자는, 절연층이 형성된 기판, 절연층으로 둘러싸인 제1 게이트, 제1 게이트 상에 형성된 제1 게이트 절연막, 제1 게이트 절연막의 상부에 위치하는 메인 바디, 메인 바디의 양측에 각각 형성된 소스 및 드레인, 메인 바디에 형성된 제2 게이트 절연막, 제2 게이트 절연막 상에 형성된 제2 게이트 및 메인 바디와 제1 게이트 절연막 사이에 형성되고, 메인 바디로부터 터널링에 의해 정공을 저장하는 정공저장 바디를 포함한다.

公开(公告)号：KR102045321B1

公开(公告)日：2019-11-15

申请号：KR1020180044926

申请日：2018-04-18

Applicant: 경북대학교 산학협력단 ,  재단법인대구경북과학기술원

Inventor： 강인만 ,  서재화 ,  장환수 ,  조민수

IPC: H01L29/66 ,  H01L21/027 ,  G03F7/20 ,  G03F7/033

公开(公告)号：KR102029196B1

公开(公告)日：2019-10-07

申请号：KR1020180029940

申请日：2018-03-14

Applicant: 경북대학교 산학협력단

Inventor： 강인만 ,  윤영준

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/423

公开(公告)号：KR1020180124810A

公开(公告)日：2018-11-21

申请号：KR1020180137575

申请日：2018-11-09

Applicant: 경북대학교 산학협력단

Inventor： 강인만 ,  윤영준

IPC: H01L29/78 ,  H01L29/10 ,  H01L29/66 ,  H01L27/108

Abstract: 반도체소자및 그제조방법에개시된다. 개시된반도체소자는, 벌크실리콘기판, 벌크실리콘기판에형성되고, 소정의높이와폭 및소정의길이를갖는담장형태로이루어지는제1 핀영역및 제2 핀영역을포함하는담장형바디, 전기적절연물질로이루어지며, 벌크실리콘기판의표면및 제1 핀영역의높이까지형성되는절연층, 제2 핀영역의길이방향을기준으로제2 핀영역의상부중앙부에형성되는정공저장영역, 제2 핀영역과정공저장영역의측벽및 정공저장영역의상부에형성되는게이트절연층, 게이트절연층의상부에형성되는게이트및 제2 핀영역중 게이트와대응되는위치에형성되는바디영역및 바디영역의양측영역에각각형성되는소스/드레인영역을포함한다.

公开(公告)号：KR1020180087091A

公开(公告)日：2018-08-01

申请号：KR1020170041029

申请日：2017-03-30

Applicant: 경북대학교 산학협력단

Inventor： 강인만 ,  윤영준 ,  서재화

IPC: H01L27/108 ,  H01L29/788 ,  H01L29/786

CPC classification number: H01L27/10802 ,  H01L29/78648 ,  H01L29/7883

Abstract: 디램셀 소자및 그제조방법이개시된다. 개시된디램셀 소자는, 절연층이형성된기판, 절연층으로둘러싸인제1 게이트, 제1 게이트상에형성된제1 게이트절연막, 제1 게이트절연막의상부에위치하는메인바디, 메인바디의양측에각각형성된소스및 드레인, 메인바디에형성된제2 게이트절연막, 제2 게이트절연막상에형성된제2 게이트및 메인바디와제1 게이트절연막사이에형성되고, 메인바디로부터터널링에의해정공을저장하는정공저장바디를포함한다.

公开(公告)号：KR102086060B1

公开(公告)日：2020-03-09

申请号：KR1020180042338

申请日：2018-04-11

Applicant: 경북대학교 산학협력단

Inventor： 강인만 ,  윤영준

IPC: H01L27/108

公开(公告)号：KR102086038B1

公开(公告)日：2020-03-06

申请号：KR1020190002447

申请日：2019-01-08

Applicant: 경북대학교 산학협력단

Inventor： 강인만 ,  윤영준

IPC: H01L27/108

公开(公告)号：KR1020140107345A

公开(公告)日：2014-09-04

申请号：KR1020147018033

申请日：2011-12-30

Applicant: 서울대학교산학협력단 ,  경북대학교 산학협력단 ,  더 보드 오브 트러스티즈 오프 더 리랜드 스탠포드 쥬니어 유니버시티

Inventor： 박병국 ,  조성재 ,  강인만

IPC: H01L29/772 ,  H01L21/335

CPC classification number: H01L29/775 ,  H01L29/0657 ,  H01L29/267 ,  H01L29/42312 ,  H01L29/66356 ,  H01L29/66439 ,  H01L29/7391

Abstract: The present invention provides a compound tunneling field effect transistor integrated on a silicon substrate, and a method of fabricating the same. The present invention enables to increase tunneling efficiency with an abrupt band slope by forming a source region with a material having a bandgap of at least 0.4 electron volts (eV) narrower than that of silicon, to increase a driving current (ON current) by forming a channel region with a material having almost no difference in lattice constant from a source region having a high electron mobility at least 5 times higher than that of silicon, and to simultaneously increase ON/OFF current ratio to a great amount by forming a drain region with a material having a bandgap wider than or equal to that of a channel region material to restrain OFF current to the utmost. Furthermore, the present invention enables to easily form tunneling field effect transistors having various threshold voltages in accordance to the circuit designs by adding a specific material (e.g. aluminum) have an electron affinity less than that of a source region material in the process of forming a channel region.

Abstract translation: 本发明提供集成在硅衬底上的复合隧道场效应晶体管及其制造方法。 本发明能够通过形成具有比硅的带隙小至少0.4电子伏特（eV）的带隙的材料的源极区域，通过形成具有突变带斜率的隧道效率来增加驱动电流（导通电流），通过形成 具有与具有高电子迁移率的源极区域的晶格常数几乎没有差异的材料的沟道区域比硅的至少5倍，并且通过形成漏极区域同时将导通/截止电流比增加到大量 具有宽度大于或等于沟道区域材料的带隙的材料以最大限度地截止关断电流。 此外，本发明能够根据电路设计容易地形成具有各种阈值电压的隧道场效应晶体管，所述隧道效应晶体管具有在形成栅极的过程中具有小于源区材料的电子亲和力的特定材料（例如铝） 渠道区域。

公开(公告)号：KR101431774B1

公开(公告)日：2014-08-19

申请号：KR1020120141068

申请日：2012-12-06

Applicant: 서울대학교산학협력단 ,  경북대학교 산학협력단 ,  더 보드 오브 트러스티즈 오프 더 리랜드 스탠포드 쥬니어 유니버시티

Inventor： 박병국 ,  조성재 ,  강인만

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/267 ,  H01L21/28264 ,  H01L29/1054 ,  H01L29/78609

Abstract: The present invention relates to a silicon-compatible compound junctionless field effect transistor. The silicon-compatible compound junctionless field effect transistor operated as a device, even if the doping concentration decreases, by forming a blocking semiconductor layer having a preset energy band gap and an active layer between an active layer and a silicon substrate instead of a buried oxide layer to prevent a leakage current in the ON/OFF operations of the device, performing an integration process on a bulk silicon substrate instead of an expensive SOI substrate, and forming the active layer as a semiconductor layer having a higher electron or hole mobility compared to silicon.

Abstract translation: 本发明涉及一种硅兼容复合无连接场效应晶体管。 通过在有源层和硅衬底之间形成具有预设能带隙和有源层的阻挡半导体层，而不是埋入氧化物，即使掺杂浓度降低，硅兼容复合无连接场效应晶体管也作为器件工作 层，以防止器件的ON / OFF操作中的漏电流，对体硅衬底代替昂贵的SOI衬底进行积分处理，并且形成有源层作为具有较高电子或空穴迁移率的半导体层，与 硅。

公开(公告)号：KR101363259B1

公开(公告)日：2014-02-12

申请号：KR1020120132558

申请日：2012-11-21

Applicant: 경북대학교 산학협력단

Inventor： 강인만

IPC: G01R27/00

CPC classification number: G01R31/2648

Abstract: The present invention relates to a resistance extraction device, a resistance extraction method, and a computer-readable recording medium. According to an embodiment of the present invention, the resistance extraction device includes: an interface part for receiving the parameter value of a semiconductor device measured while the semiconductor device is turned on or off; a resistance value calculating part for calculating a resistance value independent from a voltage using the parameter value measured while the semiconductor device is turned off and for calculating a resistance value dependent on a voltage applied to the semiconductor device using the parameter value measured while the semiconductor device is turned on; and a control part for controlling the resistance value calculating part to separately produce independent and dependent resistance values using the received parameter value. [Reference numerals] (300) Interface part; (310) Control part; (320) Resistance value extracting part

Abstract translation: 本发明涉及电阻提取装置，电阻提取方法和计算机可读记录介质。 根据本发明的实施例，电阻提取装置包括：接口部分，用于接收半导体器件接通或断开时测量的半导体器件的参数值; 电阻值计算部，用于使用在半导体器件关闭时测量的参数值来计算与电压无关的电阻值，并且使用在半导体器件中测量的参数值来计算取决于施加到半导体器件的电压的电阻值 被打开 以及控制部分，用于控制电阻值计算部分，以使用所接收的参数值分别产生独立和相关的电阻值。 （附图标记）（300）接口部分; （310）控制部分; （320）电阻值提取部分