서브 샘플링 위상 고정 루프 회로 기반의 스프레드 스펙트럼 클록 발생기 및 그 방법
    1.
    发明公开
    서브 샘플링 위상 고정 루프 회로 기반의 스프레드 스펙트럼 클록 발생기 및 그 방법 有权
    基于二次采样锁相环电路的扩频时钟发生器及其方法

    公开(公告)号:KR1020170069710A

    公开(公告)日:2017-06-21

    申请号:KR1020150177266

    申请日:2015-12-11

    Abstract: 본발명의스프레드스펙트럼클록발생기는전압제어발진기를포함하고, 상기전압제어발진기에서출력되는높은주파수의신호를레퍼런스클럭(F) 주기로서브샘플링하여위상을고정시키는서브샘플링위상고정루프; 상기전압제어발진기출력신호의주파수를상기레퍼런스클럭(F)의주파수로고정시키는주파수고정루프; 및상기전압제어발진기출력신호의스펙트럼을확산시키기위해, 상기레퍼런스클럭(F)의펄스폭변조에의해생성된제어신호에기초하여상기전압제어발진기의제어전압을조절하는제어전압조절기를포함한다. 따라서, 본발명은미세한범위의주파수까지도정확하게조절이가능한장점이있다. 또한, 이로인해, 지터감소효율을극대화하고, 전자파방해잡음(EMI)을효과적으로줄이는장점이있다.

    Abstract translation: 本发明的扩展频谱时钟发生器包括压控振荡器,以及子采样一锁相环,以确保由相位子采样在从电压控制振荡器输出的基准时钟(F)的高频周期的信号; 一个频率锁定环,用于将压控振荡器输出信号的频率固定为参考时钟(F)的频率; 和用于调节基于由所述电压控制振荡器的脉冲宽度调制产生的控制信号的电压控制振荡器的控制电压的控制电压调节,为了在基准时钟(F)传播的输出信号的频谱。 因此,本发明具有能够精确控制甚至小范围频率的优点。 这也具有最大限度地降低抖动效率并有效减少电磁干扰(EMI)的优点。

    서브 샘플링 위상 고정 루프 회로 기반의 분수배 주파수 합성기 및 그 방법
    2.
    发明公开
    서브 샘플링 위상 고정 루프 회로 기반의 분수배 주파수 합성기 및 그 방법 有权
    基于次采样锁相环路的分段频率合成器及其使用方法

    公开(公告)号:KR1020160065310A

    公开(公告)日:2016-06-09

    申请号:KR1020140168636

    申请日:2014-11-28

    CPC classification number: H03L7/193 H03L7/08

    Abstract: 서브샘플링위상고정루프회로기반의분수배주파수합성기가개시된다. 본발명의서브샘플링위상고정루프회로기반의분수배주파수합성기는일정한주파수의다중위상저 잡음신호를생성하는서브샘플링위상고정루프; 및상기서브샘플링위상고정루프로부터다중위상저 잡음신호가전달되면입력되는 n비트의주파수제어신호(FCW)에기초하여상기다중위성저 잡음신호에대한분수배의주파수를출력하는플라잉가산기를포함한다.

    Abstract translation: 公开了一种基于次采样锁相环电路的分数n频率合成器。 本发明的基于次采样锁相环电路的分数n频率合成器包括:用于产生具有恒定频率的多相低噪声信号的子采样锁相环; 以及飞行加法器,用于基于从所述副采样相位信号传输所述多相低噪声信号时输入的n位频率控制字(FCW)在所述多相低噪声信号上输出小数n频率, 锁定环。

    전력소모를 줄일 수 있는 고효율 출력 드라이버 및 상기 출력 드라이버를 포함하는 송신기
    3.
    发明公开
    전력소모를 줄일 수 있는 고효율 출력 드라이버 및 상기 출력 드라이버를 포함하는 송신기 有权
    用于降低功耗的高效输出驱动器和具有相同功能的发送器

    公开(公告)号:KR1020150103896A

    公开(公告)日:2015-09-14

    申请号:KR1020140025528

    申请日:2014-03-04

    CPC classification number: H03K19/0175 H04L25/02

    Abstract: 전력소모를 줄일 수 있는 고효율 출력 드라이버 및 상기 출력 드라이버를 포함하는 송신기가 개시된다. 상기 출력 드라이버는, 테일을 포함하는 차동증폭부; 상기 차동증폭부의 입력신호에 기초하여 상기 차동증폭부의 출력단에 제1전압을 공급하는 스위치부; 및 바이어스신호에 응답하여 상기 차동증폭부의 출력신호를 출력하는 출력부를 포함할 수 있다. 본 발명에 의하면 출력드라이버의 전력소모를 줄일 수 있고 전송효율을 높일 수 있다.

    Abstract translation: 公开了能够降低功耗的高效率输出驱动器和具有其的发送器。 输出驱动器可以包括:包括尾部的差分放大器部分; 开关部,其基于所述差分放大器部的输入信号,向所述差分放大器部的输出端提供第一电压; 以及通过响应于偏置信号来输出差分放大器部分的输出信号的输出部分。 根据本发明,可以降低输出驱动器的功耗并提高传输效率。

    디지털 위상 고정 루프 장치
    4.
    发明公开
    디지털 위상 고정 루프 장치 有权
    数字相位锁定装置

    公开(公告)号:KR1020140134926A

    公开(公告)日:2014-11-25

    申请号:KR1020130054983

    申请日:2013-05-15

    Abstract: 본 발명은 디지털 위상 고정 루프 장치를 개시한다. 본 발명에 따르면, 제어 코드에 상응하는 주파수 및 위상을 갖는 신호를 출력하는 디지털제어발진기; 상기 디지털제어발진기에서 출력된 신호를 분주하여 기준 클록의 미리 설정된 배율을 갖는 피드백 클록을 출력하는 분주기; 상기 기준 클록을 상기 피드백 클록으로 샘플링하여 디지털 코드를 출력하는 샘플러; 및 상기 샘플러가 이전에 출력한 디지털 코드와 현재 출력하는 디지털 코드를 비교하여 상기 디지털제어발진기가 출력하는 신호의 위상 조절을 위한 제어 코드를 출력하는 디지털 필터를 포함하는 디지털 위상 고정 루프 장치가 제공된다.

    Abstract translation: 本发明公开了一种数字锁相环装置。 根据本发明,提供了一种数字锁相环装置,其包括输出具有对应于控制码的频率和相位的信号的数字控制振荡器; 分频器,分割从数字控制振荡器输出的信号,以输出具有参考时钟的预设放大倍数的反馈时钟; 采样器通过反馈时钟对参考时钟进行采样以输出数字代码; 以及数字滤波器,其将先前输出的采样器和当前输出的数字代码的数字代码进行比较,以输出用于数字控制振荡器输出的信号的相位控制的控制代码。

    서브 샘플링 위상 고정 루프 회로 기반의 분수배 주파수 합성기 및 그 방법
    5.
    发明授权
    서브 샘플링 위상 고정 루프 회로 기반의 분수배 주파수 합성기 및 그 방법 有权
    基于次采样锁相环路的分段频率合成器及其使用方法

    公开(公告)号:KR101663546B1

    公开(公告)日:2016-10-17

    申请号:KR1020140168636

    申请日:2014-11-28

    Abstract: 서브샘플링위상고정루프회로기반의분수배주파수합성기가개시된다. 본발명의서브샘플링위상고정루프회로기반의분수배주파수합성기는일정한주파수의다중위상저 잡음신호를생성하는서브샘플링위상고정루프; 및상기서브샘플링위상고정루프로부터다중위상저 잡음신호가전달되면입력되는 n비트의주파수제어신호(FCW)에기초하여상기다중위성저 잡음신호에대한분수배의주파수를출력하는플라잉가산기를포함한다.

    디지털 보상기를 갖는 스프레드 스펙트럼 클록 생성기 및 이를 이용한 클록생성 방법
    6.
    发明授权
    디지털 보상기를 갖는 스프레드 스펙트럼 클록 생성기 및 이를 이용한 클록생성 방법 有权
    具有数字补偿器的扩展频谱钟发生器及使用其产生时钟的方法

    公开(公告)号:KR101601023B1

    公开(公告)日:2016-03-09

    申请号:KR1020140057366

    申请日:2014-05-13

    Abstract: 스프레드스펙트럼클럭생성기가개시된다. 본발명의일 실시예에따른스프레드스펙트럼클럭생성기는출력주파수를분주하여피드백하기위한주파수분주기를포함하고, 미리설정된루프대역폭에의해저역필터링을수행함으로써주파수원의위상을고정하는위상고정루프; 상기주파수분주기의분주값을동적으로변화시켜출력하는시그마-델타변조기; 상기위상고정루프에의하여저역필터링된프로파일을출력하는프로파일생성기; 상기프로파일생성기로부터입력된프로파일에적용된상기저역필터링처리를보상하여상기시그마-델타변조기로출력하는디지털보상기; 및상기디지털보상기를구성하는탭들각각의증폭도를선택하여상기위상고정루프의루프대역폭에가장근접한주파수를영점으로자동설정하는영점조정기를포함한다.

    서브 샘플링 위상 고정 루프 회로 기반의 스프레드 스펙트럼 클록 발생기 및 그 방법

    公开(公告)号:KR101780630B1

    公开(公告)日:2017-10-23

    申请号:KR1020150177266

    申请日:2015-12-11

    Abstract: 본발명의스프레드스펙트럼클록발생기는전압제어발진기를포함하고, 상기전압제어발진기에서출력되는높은주파수의신호를레퍼런스클럭(F) 주기로서브샘플링하여위상을고정시키는서브샘플링위상고정루프; 상기전압제어발진기출력신호의주파수를상기레퍼런스클럭(F)의주파수로고정시키는주파수고정루프; 및상기전압제어발진기출력신호의스펙트럼을확산시키기위해, 상기레퍼런스클럭(F)의펄스폭변조에의해생성된제어신호에기초하여상기전압제어발진기의제어전압을조절하는제어전압조절기를포함한다. 따라서, 본발명은미세한범위의주파수까지도정확하게조절이가능한장점이있다. 또한, 이로인해, 지터감소효율을극대화하고, 전자파방해잡음(EMI)을효과적으로줄이는장점이있다.

    디지털 보상기를 갖는 스프레드 스펙트럼 클록 생성기 및 이를 이용한 클록생성 방법
    9.
    发明公开
    디지털 보상기를 갖는 스프레드 스펙트럼 클록 생성기 및 이를 이용한 클록생성 방법 有权
    具有数字补偿器的扩展频谱钟发生器及使用其产生时钟的方法

    公开(公告)号:KR1020150130644A

    公开(公告)日:2015-11-24

    申请号:KR1020140057366

    申请日:2014-05-13

    CPC classification number: H03L7/18 H03L7/06

    Abstract: 스프레드스펙트럼클럭생성기가개시된다. 본발명의일 실시예에따른스프레드스펙트럼클럭생성기는출력주파수를분주하여피드백하기위한주파수분주기를포함하고, 미리설정된루프대역폭에의해저역필터링을수행함으로써주파수원의위상을고정하는위상고정루프; 상기주파수분주기의분주값을동적으로변화시켜출력하는시그마-델타변조기; 상기위상고정루프에의하여저역필터링된프로파일을출력하는프로파일생성기; 상기프로파일생성기로부터입력된프로파일에적용된상기저역필터링처리를보상하여상기시그마-델타변조기로출력하는디지털보상기; 및상기디지털보상기를구성하는탭들각각의증폭도를선택하여상기위상고정루프의루프대역폭에가장근접한주파수를영점으로자동설정하는영점조정기를포함한다.

    Abstract translation: 公开了一种扩频时钟发生器。 根据本发明的实施例的扩频时钟发生器包括:锁相环,其包括用于分频用于反馈的输出频率的分频器,并且通过由先前建立的回路执行低频带滤波来锁定频率源的相位 带宽; 一个Σ-Δ调制器,动态地改变分频器的分频值,然后输出改变的分频值; 轮廓生成器,其输出由锁相环滤波的轮廓低频带; 数字补偿器,其补偿应用于从轮廓生成器输入的轮廓的低频带滤波处理,并将补偿的轮廓输出到Σ-Δ调制器; 以及零点调整单元,通过选择构成数字补偿器的每个抽头的放大程度,将最接近锁相环的环路带宽的频率自动调整到零点。

    디지털 위상 고정 루프 회로
    10.
    发明公开
    디지털 위상 고정 루프 회로 有权
    数字锁相环路电路

    公开(公告)号:KR1020140126033A

    公开(公告)日:2014-10-30

    申请号:KR1020130044025

    申请日:2013-04-22

    Abstract: 본 발명은 출력 클록의 지터(Jitter)를 증가시키는 스퍼(spur)를 줄일 수 있는 디지털 위상 고정 루프 회로에 관한 것이다.
    본 발명의 일실시예에 의한 디지털 위상 고정 루프 회로는 기준 클록과 피드백 클록의 위상 차이 정보를 검출하는 위상 검출부; 상기 검출된 위상 차이 정보를 이용하여 디지털 제어 코드를 생성하는 디지털 필터- 상기 디지털 제어 코드는 현재 위상 차이 정보와 이전 위상 차이 정보를 이용하여 생성됨-; 상기 생성된 디지털 제어 코드에 근거하여 출력 클록을 생성하는 디지털 제어 발진기- 상기 디지털 제어 발진기는 상기 현재 위상 차이 정보와 상기 이전 위상 차이 정보가 변화가 있는 경우에만 조절됨-; 및 상기 출력 클록의 주파수를 분주하여 상기 피드백 클록을 생성하는 분주기를 포함할 수 있다.

    Abstract translation: 本发明涉及能够减少增加输出时钟的抖动的杂散的数字锁相环电路。 根据本发明实施例的数字锁相环电路包括相位检测单元,数字滤波器,数字控制振荡器和分频器。 相位检测单元检测参考时钟和反馈时钟之间的相位差信息。 数字滤波器通过使用检测到的相位差信息产生数字控制码,其中通过使用当前相位差信息和先前的相位差信息来生成数字控制码。 数字控制振荡器基于所生成的数字控制码产生输出时钟,其中在当前相位差信息和先前的相位差信息改变时控制数字控制振荡器。 分频器通过分频输出时钟的频率来产生反馈时钟。

Patent Agency Ranking