KR20210033185A - Dual input triboelectric energy harvestin system based on single inductor sharing with maximum power point tracking

    公开(公告)号:KR20210033185A

    公开(公告)日:2021-03-26

    申请号:KR1020190114576A

    申请日:2019-09-18

    CPC classification number: H02N1/04 G05F1/67

    Abstract: 본 출원의 일 실시예에 따른 에너지 하베스팅 시스템은 전력원으로부터 전달받는 한쌍의 교류전압을 제1 및 제2 직류전압으로 변환하는 교류-직류 변환부, 상기 제1 및 제2 직류전압을 일정 크기 레벨로 조절하고, 하나의 인덕터를 통해 출력단으로 출력하는 직류-직류 변환부, 상기 인덕터로 전달되는 한쌍의 전력전달 커패시터에 충전된 제1 및 제2 입력전압 중 어느 하나의 입력전압을 결정하는 입력 스위치 연결부 및 상기 입력 스위치 연결부와 시스템 온-칩으로 형성되고, 상기 전력원의 개방전압에 일정 퍼센트에 해당하는 최대 전력점 전압을 생성하는 최대 전력점 추적회로부를 포함한다.

    축차 비교형 아날로그 디지털 변환기 및 변환 방법
    5.
    发明申请
    축차 비교형 아날로그 디지털 변환기 및 변환 방법 审中-公开
    成功的近似模拟数字转换器及其转换方法

    公开(公告)号:WO2013122354A1

    公开(公告)日:2013-08-22

    申请号:PCT/KR2013/001008

    申请日:2013-02-07

    CPC classification number: H03M1/466

    Abstract: 본 발명은 축차 비교형 아날로그 디지털 변환기 및 그 변환방법을 제안한다.실시예에 따른 축차 비교형 아날로그 디지털 변환기는 클록신호를 이용하여 아날로그의 제1 입력신호와 아날로그의 제2 입력신호의 전압 크기를 샘플링하고 유지하는 동작을 수행하는 샘플앤홀드부와, 샘플앤홀드부에 의해 샘플링된 제1 입력신호와 샘플링된 제2 입력신호의 전압크기를 비교하고, 디지털-아날로그 변환부에서 생성한 제1 입력신호와 제2 입력신호의 전압 크기를 비교하는 비교부와, 비교부의 비교 결과에 따라 변환될 디지털 값의 최상위 비트의 값을 결정하고, 비교부로의 입력신호들 중에서 최상위 비트의 값에 대응하는 입력신호를 1/4 기준전압으로 리셋시키는 스위칭부와, 비교부의 비교 결과에 따라 최상위 비트의 다음 비트들의 값을 결정하는 축차 근사화 레지스터부 및 스위칭부와 축차 근사화 레이스터부에서 결정된 디지털 값과 축차 근사화 레이스터부의 클록신호를 수신해서 제1 입력신호와 제2 입력신호의 비교대상 전압을 생성하는 디지털-아날로그 변환부를 포함해서 스위칭 에너지 소모량과 칩 면적을 감소시킨다.

    Abstract translation: 本发明涉及逐次逼近模拟数字转换器及其转换方法。 根据一个实施例的逐次逼近模拟 - 数字转换器通过包括采样和保持单元来减少开关能量和芯片面积的消耗,该采样和保持单元用于使用时钟信号对第一和第二模拟输入信号的电压电平进行采样和维持; 比较单元,用于将通过采样和保持单元采样的第一和第二输入信号的电压电平彼此进行比较,并且比较从数模转换单元产生的第一和第二输入信号的电压电平; 切换单元,用于根据比较单元的比较结果确定要转换的数字值的最高有效位的值,并且以1/4参考电压重置与最大值相对应的输入信号 在比较单元的输入信号中有效位; 逐次逼近寄存器单元,用于根据比较单元的比较结果确定最高有效位的下一位的值; 以及数字 - 模拟转换单元,用于接收在切换单元和逐次逼近寄存器单元处确定的数字值,接收来自逐次逼近寄存器单元的时钟信号,并产生要与第一和第二输入信号进行比较的电压。

    멀티플라잉 디지털 아날로그 컨버터 및 그 동작 방법
    6.
    发明申请
    멀티플라잉 디지털 아날로그 컨버터 및 그 동작 방법 审中-公开
    用于数字模拟转换器和操作方法

    公开(公告)号:WO2015002478A1

    公开(公告)日:2015-01-08

    申请号:PCT/KR2014/005948

    申请日:2014-07-03

    CPC classification number: H03M1/167 H03M1/0695

    Abstract: 파이프라인 아날로그 디지털 컨버터에 포함되는 멀티플라잉 디지털 아날로그 컨버터의 구조 및 동작 방법에 연관된다. 샘플링 페이즈에서 입력 전압을 샘플하여 홀드 하고, 증폭 페이즈에서 상기 입력 전압과 레퍼런스 전압 차이를 증폭하여 출력 단자에 전달하는 제1 커패시터부; 및 상기 샘플링 페이즈에서 상기 입력 전압을 샘플하여 홀드하고, 상기 증폭 페이즈에서 상기 입력 전압에서 상기 레퍼런스 전압을 감산한 상기 전압 차이를 상기 제1 커패시터부에 전달하는 제2 커패시터부를 포함할 수 있고, 상기 제1 커패시터부는 Y형 연결된 세 개의 커패시터들을 포함할 수 있다.

    Abstract translation: 本发明涉及包括在流水线模拟数字转换器中的倍增数字模拟转换器及其操作方法。 所述乘法数字模拟转换器包括:第一电容器单元,其对采样相位中的输入电压进行采样并保持其相同,并且在放大阶段放大输入电压和参考电压之间的差,并将其发送到输出端子; 以及第二电容器单元,其在采样相位中对输入电压进行采样并保持相同,并且将从已经从放大阶段的输入电压中减去的参考电压得到的电压差发送到第一电容器单元。 第一电容器单元可以包括三个Y形连接的电容器。

    접지 신호 전송법 기반의 3레벨 펄스 진폭 송수신 장치

    公开(公告)号:KR102257233B1

    公开(公告)日:2021-05-28

    申请号:KR1020200011450

    申请日:2020-01-31

    Abstract: 본출원의실시예에따른접지신호전송법기반의 PAM-3 수신장치는송신신호를접지전압기반의차등신호로변환하는신호변환부, 상기차등신호에기초하여, 디지털신호와기준신호를출력하는신호처리부, 상기디지털신호와상기기준신호사이의출력순서에기초하여, 출력데이터로디코딩연산하기위한로직데이터를저장하는래치부및 기설정된디코딩테이블에따라, 상기로직데이터를상기출력데이터로디코딩하는디코딩부를포함한다.

Patent Agency Ranking