-
公开(公告)号：WO2015147587A1
公开(公告)日：2015-10-01
申请号：PCT/KR2015/003032
申请日：2015-03-27
Applicant: 고려대학교 산학협력단
IPC: G11C11/417 , G11C11/413
CPC classification number: G11C11/419 , G11C5/145 , G11C5/147 , G11C7/12 , G11C8/08 , G11C11/4074 , G11C16/30
Abstract: 정적 랜덤 액세스 메모리는 비트 셀에 접속된 제 1 및 제 2 비트라인에 프리차지 전압을 공급하는 프리차지부, 일측 단자 또는 타측 단자가 접지 단자와 선택적으로 접속되는 커패시터, 비트라인과 커패시터를 선택적으로 접속시켜 비트라인의 전압 레벨을 조절하는 클램핑부 및 비트 셀, 프리차지부, 커패시터 및 클램핑부를 포함하는 단위 메모리 셀에 포함되며, 선택신호의 수신에 따라 단위 메모리 셀의 비트라인을 활성화시키는 먹스부를 포함하되, 상기 클램핑부는 전하 공유 제어 신호에 따라 제 1 및 제 2 비트라인과 커패시터를 접속시켜, 제 1 및 제 2 비트라인과 커패시터의 전하 공유를 유도한다.
Abstract translation: 静态随机存取存储器包括：预充电单元，用于向连接到位单元的第一和第二位线提供预充电电压; 一个端子或另一个端子选择性地连接到接地端子的电容器; 夹持单元，用于通过选择性地将位线与电容器连接来调节位线的电压电平; 以及MUX单元，其包括在包括位单元，预充电单元，电容器和钳位单元的单元存储单元中，并且在接收到选择信号时激活单元存储单元的位线，其中钳位 单元根据电荷共享控制信号将第一和第二位线与电容器连接，从而引起第一和第二位线和电容器的电荷共享。
-
公开(公告)号：WO2014185707A2
公开(公告)日：2014-11-20
申请号：PCT/KR2014/004324
申请日：2014-05-14
Applicant: 고려대학교 산학협력단
CPC classification number: G11C7/1072 , G11C11/40615 , G11C2211/4061 , H03M13/1105 , H04L1/0061
Abstract: 본 발명에 따른 디지털 신호처리 프로세서는 기생 커패시터에 데이터를 저장하는 복수의 메모리 셀을 포함하는 DRAM 및 미리 설정된 디지털 신호처리 알고리즘에 기초하여 상기 DRAM에 대하여 데이터 기록, 독출 또는 갱신 동작을 수행하는 코어 로직을 포함하되, 상기 코어 로직은 상기 DRAM의 메모리 셀에 대하여 입력 데이터를 기록한 후, 리텐션 시간의 경과 전에 기록된 상기 입력 데이터를 독출하여 외부로 출력하거나, 상기 DRAM의 다른 메모리 셀에 저장한다.
Abstract translation: 根据本发明的数字信号处理处理器包括：DRAM，包括用于将数据存储在寄生电容器中的多个存储单元; 以及用于基于预设的数字信号处理算法在DRAM上执行数据记录操作，数据读取操作或数据更新操作的核心逻辑，其中，在将输入数据记录在DRAM的存储单元中之后， 核心逻辑读取所记录的输入数据，并且在经过保留时间段之前将记录的输入数据输出到外部，或者将所记录的输入数据存储在DRAM的另一个存储单元中。
-
公开(公告)号：KR102172869B1
公开(公告)日：2020-11-03
申请号：KR20140103774
申请日：2014-08-11
Applicant: 고려대학교 산학협력단 , 삼성전자주식회사
Abstract: 본발명에따른스태틱랜덤액세스메모리장치는, 단일비트라인구조의메모리셀들을포함하는제 1 메모리셀 어레이, 단일비트라인구조의메모리셀들을포함하는제 2 메모리셀 어레이, 상기제 1 메모리셀 어레이또는상기제 2 메모리셀 어레이중 어레이선택신호에따라선택된메모리셀 어레이의비트라인전압을센싱전압으로출력하고, 비선택된메모리셀 어레이의비트라인전압을기준전압으로출력하는기준전압생성부, 그리고상기센싱전압과상기기준전압의차이를증폭하여출력하는차동센스앰프를포함하되, 상기센싱전압과상기기준전압의로직상태는서로상보이다.
-
-
公开(公告)号：KR101872823B1
公开(公告)日：2018-06-29
申请号：KR1020170025989
申请日：2017-02-28
Applicant: 고려대학교 산학협력단
CPC classification number: G11C29/50 , G06F17/5036 , G11C11/418 , G11C11/419 , G11C29/52 , G11C2029/5002 , G11C2207/2254 , G11C11/41 , G11C2029/5004
Abstract: 본발명에따른정적램의수율예측방법은예측대상이되는정적램에대한어시스트동작구간에서의 DC 전압입력조건에따라제 1 교란벡터를생성하는단계; 제 1 교란벡터를기초로제 1 마진을산출하는단계; DC 전압입력조건에따라어시스트동작구간만큼 AC 시뮬레이션을수행하는단계; AC 시뮬레이션의종료에따라설정된정상동작구간에서의 DC 전압입력조건에따라제 2 교란벡터를생성하는단계; 제 2 교란벡터를기초로제 2 마진을산출하는단계; 및제 1 마진과제 2 마진중 최소마진을선택하고, 선택된마진에기초하여정적램의수율을예측하는단계를포함한다.
-
Patent Agency Ranking
公开(公告)号：KR1020160019595A
公开(公告)日：2016-02-22
申请号：KR1020140103774
申请日：2014-08-11
Applicant: 고려대학교 산학협력단 , 삼성전자주식회사
CPC classification number: G11C11/419 , G11C7/12 , G11C11/412 , G11C2207/002
Abstract: 본발명에따른스태틱랜덤액세스메모리장치는, 단일비트라인구조의메모리셀들을포함하는제 1 메모리셀 어레이, 단일비트라인구조의메모리셀들을포함하는제 2 메모리셀 어레이, 상기제 1 메모리셀 어레이또는상기제 2 메모리셀 어레이중 어레이선택신호에따라선택된메모리셀 어레이의비트라인전압을센싱전압으로출력하고, 비선택된메모리셀 어레이의비트라인전압을기준전압으로출력하는기준전압생성부, 그리고상기센싱전압과상기기준전압의차이를증폭하여출력하는차동센스앰프를포함하되, 상기센싱전압과상기기준전압의로직상태는서로상보이다.
Abstract translation: 根据本发明，静态随机存取存储器件包括：包括单位线结构的存储单元的第一存储单元阵列; 包括单位线结构的存储单元的第二存储单元阵列; 参考电压产生单元，其输出根据阵列选择信号选择的第一和第二存储单元阵列之一的位线电压作为感测电压，并输出未选择的存储单元阵列的位线电压作为参考电压 ; 以及差分读出放大器，其放大并输出感测电压和参考电压之间的差。 感测电压和参考电压的逻辑状态彼此互补。
-
-
-
公开(公告)号：KR101615742B1
公开(公告)日：2016-04-26
申请号：KR1020140036140
申请日：2014-03-27
Applicant: 고려대학교 산학협력단
IPC: G11C11/417 , G11C11/413
CPC classification number: G11C11/419 , G11C5/145 , G11C5/147 , G11C7/12 , G11C8/08 , G11C11/4074 , G11C16/30
Abstract: 본발명인정적랜덤액세스메모리는비트셀에접속된제 1 및제 2 비트라인에프라차지전압을공급하는프리차지부, 일측단자또는타측단자가접지단자와선택적으로접속되는커패시터, 상기비트라인과상기커패시터를선택적으로접속시켜상기비트라인의전압레벨을조절하는클램핑부및 상기비트셀, 프리차지부, 커패시터및 클램핑부를포함하는단위메모리셀에포함되며, 선택신호의수신에따라상기단위메모리셀의비트라인을활성화시키는먹스부를포함하되, 상기클램핑부는전하공유제어신호에따라상기제 1 및제 2 비트라인과상기커패시터를접속시켜, 상기제 1 및제 2 비트라인과상기커패시터의전하공유를유도한다.
-
公开(公告)号：KR1020150112293A
公开(公告)日：2015-10-07
申请号：KR1020140036140
申请日：2014-03-27
Applicant: 고려대학교 산학협력단
IPC: G11C11/417 , G11C11/413
CPC classification number: G11C11/419 , G11C5/145 , G11C5/147 , G11C7/12 , G11C8/08 , G11C11/4074 , G11C16/30
Abstract: 본발명인정적랜덤액세스메모리는비트셀에접속된제 1 및제 2 비트라인에프라차지전압을공급하는프리차지부, 일측단자또는타측단자가접지단자와선택적으로접속되는커패시터, 상기비트라인과상기커패시터를선택적으로접속시켜상기비트라인의전압레벨을조절하는클램핑부및 상기비트셀, 프리차지부, 커패시터및 클램핑부를포함하는단위메모리셀에포함되며, 선택신호의수신에따라상기단위메모리셀의비트라인을활성화시키는먹스부를포함하되, 상기클램핑부는전하공유제어신호에따라상기제 1 및제 2 비트라인과상기커패시터를접속시켜, 상기제 1 및제 2 비트라인과상기커패시터의전하공유를유도한다.
Abstract translation: 本发明的静态随机存取存储器包括：预充电单元，用于向连接到位单元的第一和第二位线提供预充电电压; 电容器，其具有一个侧端子或另一侧端子选择性地连接到接地端子; 一个钳位单元，用于通过选择性地将位线连接到电容器来调节位线的电压电平; 以及包括在包括位单元，预充电单元，电容器和钳位单元的单元存储单元中的MUX单元，以及根据接收选择信号激活单元存储单元的位线。 钳位单元根据电荷共享控制信号将第一和第二位线连接到电容器，以引起第一和第二位线和电容器的电荷共享。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.021 seconds)
