비정질 산화물 반도체 박막 트랜지스터의 커패시턴스 모델링 방법 및 그 장치
    1.
    发明授权
    비정질 산화물 반도체 박막 트랜지스터의 커패시턴스 모델링 방법 및 그 장치 有权
    非晶氧化物半导体薄膜晶体管电容的建模方法与装置

    公开(公告)号:KR101267780B1

    公开(公告)日:2013-06-07

    申请号:KR1020110071009

    申请日:2011-07-18

    Abstract: 비정질 산화물 반도체 박막 트랜지스터의 커패시턴스 모델링 방법 및 그 장치가 개시된다. 본 발명의 일 실시예에 따른 비정질 산화물 반도체 박막 트랜지스터의 커패시턴스 모델링 방법은 밴드갭 내 상태밀도(subgap DOS)에 속박되어 있는 전하밀도를 계산하는 단계; 게이트 전압의 기 설정된 범위에 따라 채널 내에 존재하는 전하밀도를 주요(dominant) 캐리어 성분으로 근사화하는 단계; 상기 근사화된 상기 전하밀도에 기초하여 단위면적당 총 전하를 계산하는 단계; 및 상기 밴드갭 내 상태밀도, 상기 계산된 상기 단위면적당 총 전하 및 기 입력된 복수의 파라미터들에 대한 정보에 기초하여 커패시턴스 모델을 생성하는 단계를 포함함으로써, 비정질 산화물 반도체 TFT 기반의 해석적인 커패시턴스 모델을 제공하고, 이를 통해 커패시턴스 계산 속도를 향상시켜 시뮬레이션 모델로 적용할 수 있다.

    비정질 산화물 반도체 박막 트랜지스터의 커패시턴스 모델링 방법 및 그 장치
    2.
    发明公开
    비정질 산화물 반도체 박막 트랜지스터의 커패시턴스 모델링 방법 및 그 장치 有权
    非晶氧化物半导体薄膜晶体管电容的建模方法与装置

    公开(公告)号:KR1020130010518A

    公开(公告)日:2013-01-29

    申请号:KR1020110071009

    申请日:2011-07-18

    CPC classification number: G06F17/5045 G06F17/5009

    Abstract: PURPOSE: A capacitance modeling method of an amorphous oxide semiconductor TFT and an apparatus thereof are provided to improve the calculating speed of the capacitance by indicating a capacitance model as an analytical formula. CONSTITUTION: An input unit(1010) receives information about a parameter. An approximating unit(1030) approximates electric charge density as a main carrier component according to the setting range of a gate voltage. A calculation unit(1020) calculates total charge by unit surface based on the approximated charge density. A capacitance model generator(1040) generates a capacitance model based on parameter information. [Reference numerals] (1010) Input unit; (1020) Calculation unit; (1030) Approximating unit; (1040) Capacitance model generator

    Abstract translation: 目的:提供一种非晶氧化物半导体TFT的电容建模方法及其装置,通过将电容模型表示为分析公式来提高电容的计算速度。 构成:输入单元(1010)接收关于参数的信息。 近似单元(1030)根据栅极电压的设定范围近似电荷密度作为主载流子成分。 计算单元(1020)基于近似的电荷密度计算单位面积的总电荷。 电容模型发生器(1040)基于参数信息生成电容模型。 (附图标记)(1010)输入单元; (1020)计算单位; (1030)近似单位; (1040)电容模型发生器

    비정질 산화물 반도체 박막 트랜지스터의 전류 모델링 방법 및 그 장치
    3.
    发明授权
    비정질 산화물 반도체 박막 트랜지스터의 전류 모델링 방법 및 그 장치 有权
    用于建立无定形氧化物半导体薄膜晶体管的漏源电流的方法和装置

    公开(公告)号:KR101105273B1

    公开(公告)日:2012-01-17

    申请号:KR1020110070958

    申请日:2011-07-18

    CPC classification number: H01L22/14 H01L22/12 H01L29/7869

    Abstract: PURPOSE: A current modeling method and apparatus of an amorphous oxide semiconductor thin film transistor are provided to improve a current calculation speed by supplying an analytical current model. CONSTITUTION: Charge density which is restricted in state density within a band gap is calculated(S310). The charge density is approximated to a major carrier component in case voltage between gate-sources is less than threshold voltage and is over than the threshold voltage(S320). Total electric charge per unit area is calculated(S330). The mobility of a channel which depends on gate voltage is calculated(S340). A first current model and a second current model are created(S350). A total current model is created using the first current model and the second current model(S360).

    Abstract translation: 目的:提供非晶氧化物半导体薄膜晶体管的当前建模方法和装置,以通过提供分析电流模型来提高当前的计算速度。 构成:计算在带隙内的状态密度受限的电荷密度(S310)。 在栅极源之间的电压小于阈值电压并超过阈值电压时,电荷密度近似于主载流子分量(S320)。 计算每单位面积的总电荷(S330)。 计算取决于栅极电压的通道的迁移率(S340)。 创建第一个当前模型和第二个当前模型(S350)。 使用第一个当前模型和第二个当前模型创建总电流模型(S360)。

Patent Agency Ranking