公开(公告)号：KR101570064B1

公开(公告)日：2015-11-19

申请号：KR1020140025742

申请日：2014-03-04

Applicant: 국방과학연구소

Inventor： 나선필 ,  신욱현 ,  박도우 ,  이문교 ,  송민규

IPC: H03K5/156

Abstract: 본발명은듀티사이클을보정하기위한회로에관한것이다. 본발명의일 실시예에따른듀티사이클보정회로는, 보정대상인제1 클럭신호와, 상기제1 클럭신호와위상차를갖는제2클럭신호를입력받고, 상기입력된제1 및제2 클럭신호에대해 XOR연산을수행하여차동클럭신호를생성하는차동클럭신호생성부및 상기차동클럭신호의상승에지시점에대응되는시점에서레벨이전환되는보정된클럭신호를생성하는듀티사이클보정부를포함한다.

公开(公告)号：KR1020150103985A

公开(公告)日：2015-09-14

申请号：KR1020140025742

申请日：2014-03-04

Applicant: 국방과학연구소

Inventor： 나선필 ,  신욱현 ,  박도우 ,  이문교 ,  송민규

IPC: H03K5/156

CPC classification number: H03K5/1565 ,  H03K3/017

Abstract: 본 발명은 듀티 사이클을 보정하기 위한 회로에 관한 것이다. 본 발명의 일 실시 예에 따른 듀티 사이클 보정 회로는, 보정대상인 제1 클럭신호와, 상기 제1 클럭신호와 위상차를 갖는 제2클럭신호를 입력받고, 상기 입력된 제1 및 제2 클럭신호에 대해 XOR연산을 수행하여 차동클럭신호를 생성하는 차동클럭신호 생성부 및 상기 차동클럭신호의 상승에지시점에 대응되는 시점에서 레벨이 전환되는 보정된 클럭신호를 생성하는 듀티 사이클 보정부를 포함한다.

Abstract translation: 本发明涉及一种用于校正占空比的电路。 根据本发明的实施例的占空比校正电路包括：接收作为校正对象的第一时钟信号的差分时钟信号生成部和与第一时钟信号相位差的第二时钟信号，执行XOR计算 在输入的第一和第二时钟信号上产生差分时钟信号; 以及占空比校正部分，其生成在与差分时钟信号的增加边缘点相对应的点改变的校正时钟信号。