公开(公告)号：KR1020040011295A

公开(公告)日：2004-02-05

申请号：KR1020020045077

申请日：2002-07-30

Applicant: 국방과학연구소

Inventor： 정명득 ,  임중수 ,  소준호 ,  우병일

IPC: H01P1/18

Abstract: PURPOSE: A MMIC(Monolithic Microwave Integrated Circuit) phase shifter using a multi-fold lange coupler is provided to reduce a total size of a chip by folding lange couplers. CONSTITUTION: A MMIC phase shifter using a multi-fold lange coupler includes the first phase shifter part(300) and the second phase shifter part(310). The first phase shifter part(300) includes the first switch(301), a π circuit(302), the first lange coupler(304), and the second switch(303). The first switch(301) includes one or more PIN diodes to receive RF signals. The π circuit(302) is connected to one end of the first switch. The lange coupler(304) includes an input port connected to the other end of the first switch and a coupled port and a through port connected to the ground. The second switch(303) includes one or more PIN diodes to output the shifted RF signals. The second phase shifter part(310) includes the second lange coupler(311) connected to reflective loads(312,313).

Abstract translation: 目的：提供使用多重折叠连接器的MMIC（单片微波集成电路）移相器，通过折叠连接器减少芯片的总体尺寸。 构成：使用多重折叠耦合器的MMIC移相器包括第一移相器部分（300）和第二移相器部分（310）。 第一移相器部分（300）包括第一开关（301），π电路（302），第一兰形耦合器（304）和第二开关（303）。 第一开关301包括用于接收RF信号的一个或多个PIN二极管。 π电路（302）连接到第一开关的一端。 连接器（304）包括连接到第一开关的另一端的输入端口和连接到地的连接端口和通孔。 第二开关（303）包括一个或多个PIN二极管以输出移位的RF信号。 第二移相器部分（310）包括连接到反射负载（312,313）的第二兰牙耦合器（311）。

公开(公告)号：KR1019980056176A

公开(公告)日：1998-09-25

申请号：KR1019960075440

申请日：1996-12-28

Applicant: 매그나칩 반도체 유한회사 ,  국방과학연구소

Inventor： 김송강 ,  임승무 ,  우병일 ,  정해원 ,  정명득 ,  김종명

IPC: H01L21/027

Abstract: 본 발명은 1μm 이상의 선폭을 갖는 마스크를 이용하여 0.25μm 이하의 게이트 길이를 갖는 소자를 제작하여 생산성을 향상시킬 수 있는 초고주파 반도체 소자의 제조방법을 제공하는 것으로, 반절연성 화합물 반도체 기판 상의 게이트 예정 영역에 소정 길이의 선폭을 갖는 절연막 패턴을 형성하는 단계; 절연막 패턴 양 측벽과 접하도록 기판 상에 감광막 패턴을 형성하는 단계; 감광막 패턴 사이의 절연막을 식각하여 게이트 예정 영역을 노출시켜 리세스를 형성하는 단계; 및, 리세스에 게이트 물질을 형성하고 리프트 오프하여 게이트 패턴을 형성하는 단계를 포함하고, 절연막 패턴을 형성하는 단계는 기판 상에 소정의 형태로 패터닝된 감광막 패턴을 형성하는 단계; 감광막 패턴이 형성된 기판 전면에 선폭의 두께로 절연막을 형성하는 단계; 감광막 패턴 측벽에만 절연막이 남도록 절연막을 식각하는 단계; 및, 감광막 패턴을 제거하는 단계를 포함하는 것을 특징으로 한다.

公开(公告)号：KR100515028B1

公开(公告)日：2005-09-15

申请号：KR1020020045077

申请日：2002-07-30

Applicant: 국방과학연구소

Inventor： 정명득 ,  임중수 ,  소준호 ,  우병일

IPC: H01P1/18

Abstract: 본 발명은 MMIC 위상 변위기에 관한 것으로서, 특히 멀티-폴드 랑게 커플러와 PIN 다이오드를 사용하여 부하의 크기를 현저하게 감소시키는 멀티-폴드 랑게 커플러를 사용한 MMIC 위상 변위기에 관한 것이다.
본 발명인 위상 변위기는 RF 신호를 입력받는 하나 이상의 PIN 다이오드를 구비하는 제 1 스위치와, 상기 제 1 스위치의 일단에 연결된 π-회로와, 상기 제 1 스위치의 타단에 그 입력 포트가 연결되고, 그 커플드 포트와 쓰루 포트는 접지된 제 1 랑게 커플러와, 상기 π-회로와 상기 제 1 랑게 커플러의 출력 포트에 각각 연결되어 위상 변위된 RF 신호를 출력하는 하나 이상의 PIN 다이오드를 구비하는 제 2 스위치를 구비한 제 1 위상변위부와; 상기 위상변위된 RF 신호를 입력받아 추가적인 위상변위를 수행하여 새로운 RF 신호를 출력하는 직렬로 연결된 하나 이상의 제 2 랑게 커플러들과, 상기 하나 이사의 제 2 랑게 커플러들 각각의 커플드 포트와 쓰루 포트에 각각 연결된 반사 부하들을 포함하는 제 2 위상 변위부를 포함하고, 상기 반사 부하는, 캐패시터 및 상기 캐패시터에 애노드가 연결되고 캐소드가 접지된 PIN 다이오드로 이루어지는 PIN 다이오드부와; 상기 PIN 다이오드부와 병렬로 연결된 캐패시터부를 포함하여 이루어지는 것을 특징으로 한다.

公开(公告)号：KR1019980055977A

公开(公告)日：1998-09-25

申请号：KR1019960075214

申请日：1996-12-28

Applicant: 에스케이하이닉스 주식회사 ,  국방과학연구소

Inventor： 이덕형 ,  김송강 ,  조현룡 ,  임승무 ,  안성현 ,  우병일 ,  정해원 ,  정명득 ,  김종명

IPC: H01L27/04

Abstract: 본 발명은 반도체 인덕터에 관한 것으로, 소자의 크기를 최소화시키기 위하여 반도체 기판에 트랜지스터를 이용하여 넓은 주파수 적용 범위를 갖는 인덕터를 형성하므로써 소자의 특성 및 집적도가 향상될 수 있도록 한 반도체 인덕터에 관한 것이다.

公开(公告)号：KR100436566B1

公开(公告)日：2004-11-12

申请号：KR1019970044936

申请日：1997-08-30

Applicant: 에스케이하이닉스 주식회사 ,  국방과학연구소

Inventor： 임승무 ,  우병일 ,  정해원 ,  정명득 ,  김종명

IPC: H01L29/80

Abstract: PURPOSE: A method for fabricating an FET of an MMIC is provided to form easily a T-type gate and reduce the manufacturing cost by utilizing an oxide layer for controlling a gap as a spacer. CONSTITUTION: A first insulating layer(20) is formed on a semiconductor substrate(10). A photoresist pattern(30) and a passivation layer(40) are formed on the first insulating layer. A second insulating layer is formed on the passivation layer. The second insulating layer and the passivation layer are etched partially. The remaining parts of the first and the second insulating layers are etched. A groove B is formed on the semiconductor substrate by using a recess etching method. A T-type gate is formed by implanting a gate metal in the groove. The T-type gate is exposed to an upper surface by removing the remaining parts except for the first insulating layer.

公开(公告)号：KR100407056B1

公开(公告)日：2004-03-26

申请号：KR1019960077828

申请日：1996-12-30

Applicant: 에스케이하이닉스 주식회사 ,  국방과학연구소

Inventor： 이덕형 ,  우병일 ,  정해원 ,  정명득 ,  김종명

IPC: G11C7/00

Abstract: PURPOSE: An ultrahigh frequency IC is provided to reduce a chip size by mounting a local oscillator and a frequency mixer within a single chip of on-chip state. CONSTITUTION: An ultrahigh frequency IC includes a local oscillator(10), a frequency coupling device(20), and a frequency converter. The local oscillator(10) generates a local frequency. The frequency coupling unit(20) couples a received frequency of the outside to the local frequency of the local oscillator(10) and outputs a coupled frequency. The frequency converter subtracts the received frequency from the local frequency and only outputs an intermediate frequency as a result.

公开(公告)号：KR1020000042636A

公开(公告)日：2000-07-15

申请号：KR1019980058873

申请日：1998-12-26

Applicant: 국방과학연구소

Inventor： 김기철 ,  정명득 ,  정해원 ,  우병일 ,  김종명

IPC: H01L29/868

Abstract: PURPOSE: A structure of a pin diode and a method of manufacturing the same are to minimize the forward resistance by enhancing a surface area of an Ohmic metal layer to be formed on an upper portion of a n-typed layer of high density. CONSTITUTION: A pin diode comprises a semiconductor substrate(11) having a protrusion, a n-typed layer(12) formed on the protrusion of the substrate, a buffer layer(13), a p-typed layer(14), a n-typed layer(14) formed on a slanted surface of the protrusion and the substrate, Ohmic metal layers each formed the p-typed layer and the n-typed layer, air-bridge metal layers each contacted with a region of the Ohmic metal layer. The semiconductor substrate is made of a compound of Ga and As. The n-typed layer and p-typed layer are formed by an epitaxial growing layer.

Abstract translation: 目的：针二极管的结构及其制造方法是通过增加在高密度的n型层的上部形成的欧姆金属层的表面积来最小化正向电阻。 构造：pin二极管包括具有突起的半导体衬底（11），形成在衬底的突起上的n型层（12），缓冲层（13），p型层（14），n 形成在突起和基板的倾斜表面上的单层（14），每个形成p型层和n型层的欧姆金属层，各自与欧姆金属层的区域接触的空气桥金属层 。 半导体衬底由Ga和As的化合物制成。 n型层和p型层由外延生长层形成。

公开(公告)号：KR1019990021395A

公开(公告)日：1999-03-25

申请号：KR1019970044936

申请日：1997-08-30

Applicant: 에스케이하이닉스 주식회사 ,  국방과학연구소

Inventor： 임승무 ,  우병일 ,  정해원 ,  정명득 ,  김종명

IPC: H01L29/80

Abstract: 본 발명은 초고주파 집적회로소자용 전계효과 트랜지스터 제조 방법에 관한 것으로서, 특히, 반도체기판 상에 제1절연막을 증착하는 단계와, 상기 제1절연막 상에 일정한 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴 상부에 보호막을 형성하는 단계와, 상기 보호막 상에 제2절연막을 적층하여 이후에 형성되는 게이트 길이와 동일한 폭을 갖도록 제2절연막을 형성하는 단계와, 상기 단계 후에 식각된 제2절연막의 하부에 있는 보호막을 식각된 제2절연막과 동일한 폭으로 선택적으로 식각하는 단계와, 상기 단계 후에 보호막의 하부로 드러난 제1산화막과 제2산화막의 나머지 부분을 모두 식각하는 단계와, 상기 단계 후에 리세스 에칭을 하여 반도체기판 상에 홈부 B를 형성하는 단계와, 상기 홈부 B내에 게이트용 금속을 주입하여 T형 게이트를 형성� ��고, 이 T형 게이트의 주위에 있는 반도체기판 상의 제1산화막을 제외한 나머지 부분을 제거하여 T형 게이트를 상부로 노출시키는 단계로 이루어진 초고주파 집적회로소자의 전계효과트랜지스터 제조방법인 바, 케이트 전극의 길이를 감소시켜 저항을 저하시키므로 전류의 흐름을 좋게하여서 고주파특성을 향상시키도록 하는 매우 유용하고 효과적인 발명이다.

公开(公告)号：KR100439734B1

公开(公告)日：2004-10-08

申请号：KR1019960075214

申请日：1996-12-28

Applicant: 에스케이하이닉스 주식회사 ,  국방과학연구소

Inventor： 이덕형 ,  김송강 ,  조현룡 ,  임승무 ,  안성현 ,  우병일 ,  정해원 ,  정명득 ,  김종명

IPC: H01L27/04

Abstract: PURPOSE: A semiconductor inductor with wideband frequency range is provided to improve integration degree by forming the inductor using a transistor. CONSTITUTION: A first and second transistors(Q1,Q2) are connected in series between a first port(P1) and a second port(P2). A gate node of the first transistor is connected to the second port, and a gate node of the second transistor is connected to the first port through a tuning resistor(Rt). The transconductance of the second transistor is higher than that of the first transistor.

公开(公告)号：KR1020000055243A

公开(公告)日：2000-09-05

申请号：KR1019990003764

申请日：1999-02-04

Applicant: 국방과학연구소

Inventor： 김기철 ,  정명득 ,  정해원 ,  우병일 ,  김종명

IPC: H01L29/868

Abstract: PURPOSE: A pin diode is to reduce a forward resistance by forming a n-typed Ohmic metal layer on an exposed side of a n-typed epitaxial layer and a substrate near the epitaxial layer. CONSTITUTION: A pin diode comprises a substrate(31) with a step being formed between a portion to be formed with the pin diode and the remainder portion, a n-typed epitaxial layer(32) formed on the substrate to be formed with the pin diode and having a trapezoidal cross section, a buffer layer(33), a p-typed epitaxial layer(34), a p-typed Ohmic metal layer(35) formed on the p-typed epitaxial layer, a n-typed Ohmic metal layer(38) formed on an exposed side of the n-typed epitaxial layer and the substrate near the epitaxial layer.

Abstract translation: 目的：pin二极管通过在n型外延层和外延层附近的衬底的暴露侧上形成n型欧姆金属层来减小正向电阻。 构造：一个pin二极管包括一个衬底（31），一个台阶形成在待形成的pin二极管的部分和其余部分之间，形成在衬底上的n型外延层（32）形成在管脚 二极管，具有梯形截面，缓冲层（33），p型外延层（34），形成在p型外延层上的p型欧姆金属层（35），n型欧姆金属 形成在n型外延层的暴露侧上的层（38）和在外延层附近的衬底。