Abstract:
본 발명은 박막 트랜지스터 및 그의 제조 방법에 관한 것으로, 절연체의 높이 차이를 이용하여 소스, 드레인 및 게이트 전극을 동시에 형성하여 박막 트랜지스터 제조 공정을 간소화하기 위한 것이다. 본 발명에 따르면, 베이스 절연막은 기판 위에 형성되며, 기판이 노출되게 게이트 홀이 형성되어 있다. 소스 및 드레인 전극은 게이트 홀을 중심으로 양쪽의 베이스 절연막 위에 형성된다. 게이트 전극은 게이트 홀의 노출된 기판 위에 형성된다. 게이트 절연막은 게이트 홀을 통하여 게이트 전극 위에 형성된다. 그리고 반도체층은 게이트 전극 위의 게이트 절연막과, 게이트 절연막 양쪽의 소스 및 드레인 전극 부분을 덮도록 형성된다. 이때 게이트 홀을 중심으로 베이스 절연막의 높이 차이를 이용하여 소스, 드레인 및 게이트 전극이 일괄적으로 형성되면서 전기적으로 분리된다.
Abstract:
본 발명은 접착시트를 포함하는 유기발광다이오드 소자 및 이의 형성 방법에 관한 것으로, 이러한 본 발명은 적어도 하나의 유기발광다이오드와, 상기 유기발광다이오드 상에 형성되어 상기 유기발광다이오드 및 상기 유기발광다이오드와 이웃하는 적어도 하나의 유기발광다이오드를 물리 및 전기적으로 연결하기 위한 적어도 하나의 접착 시트를 포함하는 것을 특징으로 하는 유기발광다이오드 소자를 제공한다. 또한, 본 발명은 적어도 하나의 유기발광다이오드를 형성하는 단계와, 상기 유기발광다이오드 및 상기 유기발광다이오드와 이웃하는 적어도 하나의 유기발광다이오드를 물리적 및 전기적으로 연결하도록 상기 유기발광다이오드 상에 적어도 하나의 접착 시트를 형성하는 단계를 포함하는 것을 특징으로 하는 유기발광다이오드 소자 형성 방법을 제공한다.
Abstract:
본 발명은 유기 박막 트랜지스터의 유기 반도체층 형성 방법, 이에 의해 형성된 유기 박막 트랜지스터, 이를 포함하는 표시 소자 및 그 표시 소자로 형성된 표시용 전자기기에 관한 것으로, 유기 반도체층의 결정 성장 방향의 제어를 통하여 전하 이동도를 향상시키기 위한 것이다. 이러한 본 발명은 기판을 준비하는 과정, 상기 기판 위에 소스 전극과 드레인 전극 사이의 채널 영역에 액상의 결정성 유기 반도체를 도포하여 장축과 단축을 갖도록 형성하되, 장축과 단축 중앙부 영역이 채널 영역에서 이격되고, 단축이 상기 채널 영역이 형성된 방향에 나란하게 유기 반도체층을 형성하는 과정을 포함한다. 이때 기판을 준비하는 과정과 유기 반도체층을 형성하는 과정 사이에 수행되는, 기판 상에 게이트 전극을 형성하는 과정, 게이트 전극 상에 게이트 절연막을 형성하는 과정, 및 게이트 절연막 상에 채널로 구성되는 일정 간격을 두고 대면되어 배치되는 소스 전극 및 드레인 전극을 형성하는 과정을 더 포함할 수 있다. 유기 반도체층을 형성하는 과정에서 소스 전극 및 드레인 전극의 적어도 일부 영역과 채널 영역을 덮도록 유기 반도체층을 형성할 수 있다.
Abstract:
PURPOSE: A resist ink composition for offset printing is provided to easily form electrode micropatterns thorugh a simplified process without addition of an improver for improving printing performance such as a tackifier, etc. CONSTITUTION: A resist ink composition for offset printing comprises 9-25 weight% of thermoplastic acrylic resin, 21-49 weight% of a first solvent of which boiling point is 150 °C or more, 30-70 weight% of a second solvent of which viscosity is 150 °C or less, 0.01-2 weight% of a fluorinated surfactant, 0.01-2 weight% of silicone-based surfactant, and 0-1 weight% of pigment. The thermoplastic acrylic resin consists of a copolymer of 95-60 weight% of a monomer not containing acidic groups, and 5-40 weight% of a monomer containing acidic groups.
Abstract:
PURPOSE: A method for controlling solutions of a semiconductor morphology using gas flow, an OTFT and manufacturing method for the OTFT using the same are provided to control the crystal growth direction of a semiconductor in a liquid by guiding the asymmetrical drying of a liquid semiconductor coated on a substrate. CONSTITUTION: In a method for controlling solutions of a semiconductor morphology using gas flow, an OTFT and manufacturing method for the OTFT using the same, a gate electrode(20) is formed in the top side of a substrate(10). A gate insulating layer(30) is formed on the top side of the substrate and covers the gate electrode. Source and drain electrodes(40,50) are formed in the gate insulating layer. An organic semiconductor layer(60) partly covers the source and drain electrodes on the gate electrode. The organic semiconductor layer is formed by drying the liquid organic semiconductor layer unevenly.
Abstract:
본 발명은 복수의 셀에 각각 EPD 재료 입자가 주입된 제1 기판을 준비하고, 제1 패널의 가장자리를 따라 일정 높이를 갖는 실링부재를 형성하고, 진공상태의 챔버 내에서 실링부재에 의해 제1 패널 위에 제2 패널을 합착하고, 합착된 제1 및 제2 패널을 대기압상태에 노출하는 EPD 소자 제조방법을 제공한다. 본 발명에 따르면, 제1 및 제2 패널을 진공상태에서 접착한 후 대기압상태로 전환하므로, 외부 압력이 EPD 소자 내부 압력보다 커 접착력을 향상시킬 수 있다. EPD, 전기영동, 전자 종이, 진공, 플렉서블
Abstract:
An organic thin film transistor having a substrate-planarized layer and fabrication method thereof are provided to prevent the short circuit between electrode lines by planarizing the surface of a plastic substrate. The plastic substrate(11) is cleaned to remove an impurity. The substrate-planarized material of liquid type is coated on the plastic substrate and it is hardened. The substrate-planarized layer(12) is formed at an upper surface of the plastic substrate. A gate electrode(13) is formed on the substrate-planarized layer. The gate insulating layer(14) is formed on the substrate-planarized layer. A source/drain electrode(15) is formed on the gate insulating layer. An organic conductor film(16) is formed on the source/drain electrode.
Abstract:
PURPOSE: A conductive ink composition is provided to have high wettability with stamp and silicone material, coatability and releasing performance and to form an excellent micropatterned electrode with excellent thin film. CONSTITUTION: A conductive ink composition comprises: 10-50 weight% Ag particle, 10-60 weight% of a first solvent with a boiling temperature over a specific temperature, 15-75 weight% of a second solvent weight% of a second solvent with a boiling temperature under the specific temperature, and 0.1-15 weight% of a dispersant. An electrode pattern forming method comprises: a step of forming an ink layer(140) on an inking pad(120) by using a conductive ink composition; a step of forming a release pattern(141) on the stamp(150), which has an inking pad with the ink layer formed and a specific protruded pattern by contacting an ink membrane to the stamp; a step of forming an electrode pattern(142) by releasing the release pattern.
Abstract:
PURPOSE: A method for manufacturing an organic thin film transistor, the organic thin film transistor manufactured by the same, a display device including the organic thin film transistor, and an electronic device including the display device are provided to reduce a contact resistance between an organic semiconductor layer and electrodes by differently forming surface properties of a source electrode and a drain electrode. CONSTITUTION: A gate electrode(12) is formed on a substrate(11). A gate insulation layer(13) is formed on the gate electrode. A source electrode(15A) and a drain electrode(15B) are formed on the gate insulation layer. The surface properties of the source electrode and the drain electrode are asymmetrical by a surface property process. An organic semiconductor layer(17) is formed on the source electrode and the drain electrode.