公开(公告)号：KR100410789B1

公开(公告)日：2004-04-28

申请号：KR1019960018726

申请日：1996-05-30

Applicant: 산요덴키가부시키가이샤

Inventor： 마스모또다까히꼬 ,  기무라가쯔히로 ,  가네꼬히로시

IPC: H04L7/00

CPC classification number: H04J3/0608 ,  H04H40/18 ,  H04H2201/13

Abstract: An offset circuit (2) detects an offset word serving as a synchronization pattern. By being triggered by the detection, main and subordinate synchronization detection circuits (5 and 6) detect the periodicity of the offset word only during a predetermined backward guard period. Both synchronization detection circuits (5 and 6) detect offset words at different timings. Therefore, if one synchronization detection circuit (5 or 6) fails in detection of synchronization, it is possible to use a detection result of the other synchronization detection circuit (5 or 6). Moreover, received data during the backward guard period is stored in a data memory (11). Therefore, it is possible to use the stored data as received data after detection of synchronization. Even after establishment of synchronization, the synchronization detection circuit (5 or 6) continuously detects the periodicity of an offset word at a timing different from an established timing. Therefore, when established synchronization is incorrect, it can immediately be corrected.

Abstract translation: 偏移电路（2）检测用作同步模式的偏移字。 通过检测触发，主和从属同步检测电路（5和6）仅在预定的后向保护时段期间检测偏移字的周期性。 两个同步检测电路（5和6）在不同的定时检测偏移字。 因此，如果一个同步检测电路（5或6）检测到同步失败，则可以使用另一个同步检测电路（5或6）的检测结果。 而且，后向保护期间的接收数据被存储在数据存储器（11）中。 因此，可以在检测到同步之后使用所存储的数据作为接收到的数据。 即使在建立同步之后，同步检测电路（5或6）也在与建立的定时不同的定时连续地检测偏移字的周期性。 因此，当建立的同步不正确时，可立即纠正。

公开(公告)号：KR100439368B1

公开(公告)日：2004-10-14

申请号：KR1019960018730

申请日：1996-05-30

Applicant: 산요덴키가부시키가이샤

Inventor： 마쓰모또다까히꼬 ,  기무라가쯔히로 ,  가네꼬히로시

IPC: H03M13/00

CPC classification number: H04H40/18 ,  H04H2201/13

Abstract: A demodulating circuit demodulates a received signal, and outputs patterns of demodulated data and reliability information bits indicating correctness of the demodulated data. These are supplied to first and second shift registers (4 and 5), respectively. When the number of reliability information bits of Level 1 in the second shift register is a predetermined value or less, a shift operation is repeated a plurality of times. When a reliability information bit of Level 1 is outputted, an error correction control circuit (7) successively outputs all possible bit patterns of the demodulated data. An EXOR gate (10) generates all possible patterns of demodulated data. An error correcting circuit (11) carries out error correction for all the patterns. When the number is larger than the predetermined value, the error correction is carried out only for the demodulated data supplied from the demodulating circuit in a conventional manner.

Abstract translation: 解调电路对接收信号进行解调，并输出解调数据的模式和表示解调数据的正确性的可靠性信息比特。 它们分别提供给第一和第二移位寄存器（4和5）。 当第二移位寄存器中的级别1的可靠性信息比特的数量是预定值或更少时，移位操作被重复多次。 当输出等级1的可靠性信息比特时，纠错控制电路（7）连续输出解调数据的所有可能的比特模式。 异或门（10）产生所有可能的解调数据模式。 纠错电路（11）对所有的模式进行纠错。 当该数目大于预定值时，仅以常规方式对解调电路提供的解调数据进行纠错。 ＆lt;图像＆GT;

公开(公告)号：KR1019960043627A

公开(公告)日：1996-12-23

申请号：KR1019960018726

申请日：1996-05-30

Applicant: 산요덴키가부시키가이샤

Inventor： 마스모또다까히꼬 ,  기무라가쯔히로 ,  가네꼬히로시

IPC: H04L7/00

Abstract: 동기 패턴으로서의 오프셋워드를 오프셋 검출 회로(2)가 검출한다. 이 검출에 트리거되어 메인, 서브 동기 검출 회로(5,6)이 오프셋워드의 주기성을 소정의 후방 보호 기간만큼 검출한다. 양쪽 동기 검출 회로(5,6)은 서로 다른 타이밍에서 오프셋워드를 검출한다. 그래서, 한쪽의 동기 검출 회로(5,6)에 있어서의 동기 검출이 실패했을 때에 다른 쪽의 동기 검출 회로(5,6)의 검출 결과를 이용할 수 있다. 또한 후방 보호 기간의 수신 데이타는 데이타 메모리(11)에 기억된다. 따라서, 동기 검출 후, 기억되어 있는 데이타를 수신 데이타로서 이용할 수 있다. 또한, 동기 확립 후에도 동기 검출 회로(5,6)에 있어서, 확립된 동기와 다른 타이밍에서의 오프셋워드가 주기성 검출을 계속한다. 따라서, 확립된 동기가 잘못된 때에 바로 수정할 수 있다.

公开(公告)号：KR1019960043553A

公开(公告)日：1996-12-23

申请号：KR1019960018730

申请日：1996-05-30

Applicant: 산요덴키가부시키가이샤

Inventor： 마쓰모또다까히꼬 ,  기무라가쯔히로 ,  가네꼬히로시

IPC: H03M13/00

Abstract: 복조 회로에 의해 수신 신호를 복조하여 복조 데이타 패턴을 출력함과 동시에, 복조 데이타가 확실함을 표시하는 신뢰도 정보 비트를 출력하며, 이들의 데이타를 각각 제1 및 제2의 시프트 레지스터(4, 5)에 격납한다. 제2레지스터 중 1레벨의 신뢰도 정보 비트의 수가 기준값 이내이면, 시프트 동작을 복수 사이클 반복하여, 1레벨의 신뢰도 정보 비트가 출력된 때에 오류 정정 제어 회로(7)로부터 복조 데이타를 얻을 수 있는 가능성이 있는 모든 비트 패턴을 순차 출력하고, EXOR 게이트(10)에 의해, 가능성이 있는 모든 복조 데이타 패턴을 생성하여, 이들 모든 패턴에 대하여 오류 정정 회로(11)에 의해 오류 정정을 행한다. 또, 기준값을 초과한 경우는 복조 회로로부터의 복조 데이타만에 대하여 통상의 오류 정정을 행한다.