公开(公告)号：KR101949225B1

公开(公告)日：2019-04-26

申请号：KR1020120039237

申请日：2012-04-16

Applicant: 삼성디스플레이 주식회사 ,  국민대학교산학협력단

Inventor： 임지훈 ,  안병두 ,  김건희 ,  박준현 ,  이제훈 ,  박재우 ,  김대환 ,  정현광 ,  김재형

IPC: H01L29/786 ,  H01L21/336

公开(公告)号：KR1020130116651A

公开(公告)日：2013-10-24

申请号：KR1020120039237

申请日：2012-04-16

Applicant: 삼성디스플레이 주식회사 ,  국민대학교산학협력단

Inventor： 임지훈 ,  안병두 ,  김건희 ,  박준현 ,  이제훈 ,  박재우 ,  김대환 ,  정현광 ,  김재형

IPC: H01L29/786 ,  H01L21/336

CPC classification number: G02F1/1368 ,  H01L29/41733 ,  H01L29/7869 ,  H01L27/1225

Abstract: PURPOSE: A thin film transistor, a display device having the same, and a method for manufacturing the same are provided to reduce the negative shift phenomenon of a threshold voltage by preventing a light negative bias thermal stress (LNBTS). CONSTITUTION: A gate electrode (GE) is formed on a base substrate. A first insulating layer is formed on the gate electrode. A semiconductor layer (SM) is formed on the first insulating layer. A source electrode (SE) is formed on the semiconductor layer. A drain electrode (DE) is formed on the first insulating layer.

Abstract translation: 目的：提供薄膜晶体管，具有该薄膜晶体管的显示装置及其制造方法，以通过防止光负偏压热应力（LNBTS）来减小阈值电压的负偏移现象。 构成：在基底基板上形成栅电极（GE）。 在栅电极上形成第一绝缘层。 半导体层（SM）形成在第一绝缘层上。 在半导体层上形成源电极（SE）。 漏电极（DE）形成在第一绝缘层上。

公开(公告)号：KR102106006B1

公开(公告)日：2020-05-04

申请号：KR1020130096654

申请日：2013-08-14

Applicant: 삼성디스플레이 주식회사

Inventor： 최태영 ,  김보성 ,  박재우 ,  변희준 ,  이영욱 ,  최문근

IPC: G09F9/00 ,  G09F9/30

公开(公告)号：KR101942980B1

公开(公告)日：2019-01-29

申请号：KR1020120005384

申请日：2012-01-17

Applicant: 삼성디스플레이 주식회사

Inventor： 김건희 ,  박재우 ,  박진현 ,  안병두 ,  이제훈 ,  김연홍 ,  김정화 ,  박세용 ,  박준현 ,  이경원 ,  임지훈

IPC: H01L29/786 ,  H01L21/336

公开(公告)号：KR101854197B1

公开(公告)日：2018-06-21

申请号：KR1020110044397

申请日：2011-05-12

Applicant: 삼성디스플레이 주식회사

Inventor： 박재우 ,  이동훈 ,  조성행 ,  이우근 ,  윤갑수

IPC: G02F1/1368 ,  G02F1/136 ,  H01L29/786

CPC classification number: H01L29/7869 ,  H01L27/1225 ,  H01L27/1288 ,  H01L29/66969

Abstract: 표시기판은게이트전극, 산화물반도체패턴, 소스전극, 드레인전극및 식각방지패턴을포함한다. 상기게이트전극은베이스기판상에배치된다. 상기반도체패턴은상기게이트전극상부에배치된다. 상기소스전극은상기산화물반도체패턴상에배치된다. 상기드레인전극은상기산화물반도체패턴상에배치되고상기소스전극과이격된다. 상기식각방지패턴은상기게이트전극상부에서상기소스및 드레인전극의이격영역과중첩하고금속산화물을포함한다.

公开(公告)号：KR1020160129160A

公开(公告)日：2016-11-09

申请号：KR1020150060544

申请日：2015-04-29

Applicant: 삼성디스플레이 주식회사

Inventor： 최준환 ,  전준혁 ,  조승경 ,  김장수 ,  박재우 ,  서기성 ,  이수웅 ,  이정영

IPC: G02F1/1368 ,  H01L29/786 ,  G02F1/1362 ,  G02F1/1333

CPC classification number: H01L29/78606 ,  H01L21/28008 ,  H01L27/1225 ,  H01L27/1259 ,  H01L27/1262 ,  H01L29/24 ,  H01L29/45 ,  H01L29/458 ,  H01L29/78669 ,  H01L29/78678 ,  H01L29/7869 ,  H01L29/78696

Abstract: 본기재의박막트랜지스터표시판은, 기판, 상기기판위에위치하는게이트전극; 상기기판위에위치하는반도체층, 상기게이트전극과상기반도체층사이에위치하고, 상기반도체층과접촉되는제1 산화절연막을포함하는게이트절연막, 상기반도체층위에위치하는소스전극및 상기소스전극과마주보는드레인전극, 상기소스전극및 상기드레인전극을덮으며, 상기소스전극및 상기드레인전극과접촉되는제2 산화절연막을포함하는보호막을포함하고, 상기제1 산화절연막및 상기제2 산화절연막중 적어도하나의두께방향수소함유량분포는불연속적으로형성된다.

Abstract translation: 一种薄膜晶体管阵列面板，包括基板; 基板上的栅电极; 衬底上的半导体层; 在所述栅电极和所述半导体层之间的栅极绝缘层，所述栅极绝缘层包括与所述半导体层接触的第一氧化物绝缘层; 半导体层上的源电极; 面向源电极的漏电极; 以及覆盖所述源电极和所述漏电极的钝化层，所述钝化层包括与所述源电极和所述漏电极接触的第二氧化物绝缘层，所述第一氧化物绝缘层和所述第二氧化物绝缘层中的至少一个具有 在厚度方向上变化的氢含量分布。

公开(公告)号：KR1020160091443A

公开(公告)日：2016-08-02

申请号：KR1020167019837

申请日：2011-11-28

Applicant: 가부시키가이샤 고베 세이코쇼 ,  삼성디스플레이 주식회사

Inventor： 미키아야 ,  모리타신야 ,  구기미야도시히로 ,  야스노사토시 ,  박재우 ,  이제훈 ,  안병두 ,  김건희

IPC: H01L21/02 ,  H01L29/786 ,  H01L29/06 ,  C23C14/08 ,  C23C14/34 ,  C23C14/54 ,  C23C14/58

CPC classification number: H01L29/7869 ,  C01G19/006 ,  C01P2006/10 ,  C04B35/01 ,  C04B35/453 ,  C04B35/457 ,  C04B2235/3284 ,  C04B2235/3286 ,  C04B2235/3293 ,  C23C14/086 ,  C23C14/3407 ,  C23C14/548 ,  C23C14/5806 ,  C23C14/5873 ,  H01L21/02554 ,  H01L21/02565 ,  H01L21/02631 ,  H01L27/1225 ,  H01L29/78693 ,  H01L29/06

Abstract: 본발명에관한박막트랜지스터의반도체층용산화물은, Zn, Sn 및 In을포함하고, 산화물에포함되는금속원소의함유량(원자%)을각각, [Zn], [Sn] 및 [In]으로하였을때, 하기수학식 1 내지 3을만족하는것이다. [수학식 1][수학식 2][수학식 3]본발명에따르면, 높은이동도를실현할수 있고, 또한, 스트레스내성(스트레스인가전후의임계값전압시프트량이적은것)도우수한박막트랜지스터용산화물을제공할수 있었다.

公开(公告)号：KR101407402B1

公开(公告)日：2014-06-13

申请号：KR1020127029973

申请日：2011-04-18

Applicant: 삼성디스플레이 주식회사 ,  가부시키 가이샤 고베세이코쇼

Inventor： 미키아야 ,  이와나리유미 ,  쿠기미야토시히로 ,  모리타신야 ,  테라오야스아키 ,  야스노사토시 ,  박재우 ,  이제훈 ,  안병두

IPC: H01L29/786 ,  H01L21/363

CPC classification number: H01L29/7869 ,  H01L21/02422 ,  H01L21/02554 ,  H01L21/02565 ,  H01L21/02631 ,  H01L29/66742 ,  H01L29/66969 ,  H01L29/78693

Abstract: 박막 트랜지스터의 스위칭 특성이 우수하며, 특히 ZnO 농도가 높은 영역이라도, 또한 보호막 형성 후 및 스트레스 인가 후에도 양호한 특성을 안정적으로 얻을 수 있는 박막 트랜지스터 반도체층용 산화물을 제공한다. 본 발명에 따른 박막 트랜지스터의 반도체층용 산화물은, 박막 트랜지스터의 반도체층에 사용되는 산화물로서, 상기 산화물은, Zn 및 Sn을 포함하고, Al, Hf, Ta, Ti, Nb, Mg, Ga, 및 희토류 원소로 이루어지는 X군으로부터 선택되는 적어도 1종의 원소를 더 포함하고 있다.

公开(公告)号：KR1020140033348A

公开(公告)日：2014-03-18

申请号：KR1020137025547

申请日：2012-03-08

Applicant: 삼성디스플레이 주식회사

Inventor： 다오히로아키 ,  미키아야 ,  모리타신야 ,  야스노사토시 ,  구기미야도시히로 ,  박재우 ,  이제훈 ,  안병두 ,  김건희

IPC: H01L29/786 ,  H01L21/336 ,  G02F1/1368 ,  H01L51/50

CPC classification number: H01L21/02554 ,  G02F1/1368 ,  H01L21/02565 ,  H01L21/02587 ,  H01L21/02631 ,  H01L21/477 ,  H01L29/12 ,  H01L29/66969 ,  H01L29/7869 ,  H01L27/1225 ,  H01L29/06 ,  H01L29/26 ,  H01L29/66742 ,  H01L51/50

Abstract: An oxide for a thin film transistor of the present invention is an In-Zn-Sn-based oxide including at least In, Zn, and Sn. When the contents (atomic percent) of metal elements included in the In-Zn-Sn-based oxide are represented by ′Zn′, ′Sn′, and ′In′, respectively, the following formulas 2 and 4 are satisfied when ′In′ / (′In′+′Sn′) 0.5. Formula 1: ′In′ / (′In′ + ′Zn′ + ′Sn′)

Abstract translation: 本发明的薄膜晶体管用氧化物是至少含有In，Zn，Sn的In-Zn-Sn系氧化物。 当In-Zn-Sn类氧化物中包含的金属元素的含量（原子百分比）分别由'Zn'，'Sn'和'In'表示时，当In '/（'In'+'Sn'）<= 0.5，当'In'/（'In'+'Sn'）> 0.5时，满足下列公式1,3和4。 式1：'In'/（'In'+'Zn'+'Sn'）<= 0.3，式2：'In'/（'In'+'Zn'+'Sn'）<= 1.4×{ Zn'/（'Zn'+'Sn'）} -0.5，式3：'Zn'/（'In'+'Zn'+'Sn'）<= 0.83，式4：0.1 <=' （'In'+'Zn'+'Sn'）根据本发明，用于薄膜晶体管的氧化物薄膜具有优异的TFT开关特性，溅射期间的高溅射速率和适当控制的蚀刻速率 可以获得湿蚀刻。

公开(公告)号：KR1020140003027A

公开(公告)日：2014-01-09

申请号：KR1020120070390

申请日：2012-06-29

Applicant: 삼성코닝어드밴스드글라스 유한회사 ,  삼성디스플레이 주식회사

Inventor： 박재우 ,  이윤규 ,  김도현 ,  김동조 ,  박주옥 ,  손인성 ,  윤상원 ,  이건효 ,  이용진 ,  전우석

IPC: H01L29/786 ,  C23C14/08 ,  C23C14/34

CPC classification number: H01L29/78693 ,  C23C14/0036 ,  C23C14/086 ,  C23C14/3407 ,  C23C14/3414 ,  H01L29/45

Abstract: The present invention discloses a thin film transistor of a crystalline thin film. The transistor includes a metal electrode and a zinc oxide based blocking layer for preventing the diffusion of a material from the metal electrode. The zinc oxide based blocking layer is doped with 1-50 wt% of indium oxide in regards to zinc oxide. The present invention provides a zinc oxide based sputtering target for a thin film transistor blocking layer deposition that is doped with 1-50 wt% of indium oxide in regards to zinc oxide.

Abstract translation: 本发明公开了一种结晶薄膜的薄膜晶体管。 晶体管包括用于防止材料从金属电极扩散的金属电极和氧化锌基阻挡层。 相对于氧化锌，氧化锌基阻挡层掺杂有1-50重量％的氧化铟。 本发明提供一种用于薄膜晶体管阻挡层沉积的基于氧化锌的溅射靶，该氧化锌相对于氧化锌掺杂有1-50重量％的氧化铟。