박막 트랜지스터 및 제조방법 및 그를 구비하는평판표시장치
    1.
    发明公开
    박막 트랜지스터 및 제조방법 및 그를 구비하는평판표시장치 有权
    薄膜晶体管,薄膜晶体管和平板显示器件的制造方法

    公开(公告)号:KR1020090070887A

    公开(公告)日:2009-07-01

    申请号:KR1020070139040

    申请日:2007-12-27

    CPC classification number: H01L29/7869 H01L27/1225 H01L29/78696

    Abstract: A thin film transistor, a manufacturing method thereof, and a flat display device including the same are provided to form a semiconductor layer with low charge density by using a zinc oxide layer with an atomic deposition layer. A source/drain electrode is positioned on a substrate(100). A transparent semiconductor layer(110) is in contact with a source/drain electrode(150a,150b) and is made of a zinc oxide layer. A gate electrode(130) is insulated with the transparent semiconductor layer. A gate insulating layer(120) insulates the transparent semiconductor layer and the gate electrode. The transparent semiconductor layer is positioned on the substrate. The gate insulating layer is positioned on the transparent semiconductor layer. The gate electrode is positioned on the gate insulating layer.

    Abstract translation: 提供薄膜晶体管及其制造方法以及包括该薄膜晶体管的平板显示装置,通过使用具有原子沉积层的氧化锌层来形成具有低电荷密度的半导体层。 源极/漏电极位于衬底(100)上。 透明半导体层(110)与源极/漏极(150a,150b)接触并由氧化锌层构成。 栅电极(130)与透明半导体层绝缘。 栅极绝缘层(120)使透明半导体层和栅电极绝缘。 透明半导体层位于基板上。 栅极绝缘层位于透明半导体层上。 栅电极位于栅极绝缘层上。

    박막 트랜지스터 및 제조방법 및 그를 구비하는평판표시장치
    2.
    发明授权
    박막 트랜지스터 및 제조방법 및 그를 구비하는평판표시장치 有权
    薄膜晶体管,薄膜晶体管和平板显示装置的制造方法

    公开(公告)号:KR100976459B1

    公开(公告)日:2010-08-17

    申请号:KR1020070139040

    申请日:2007-12-27

    CPC classification number: H01L29/7869 H01L27/1225

    Abstract: 본 발명은 기판 상기 기판 상에 위치하는 소스/드레인 전극 상기 소스/드레인 전극과 접하고, 1×10
    14 atom/㎤ 내지 1×10
    17 atom/㎤의 전하 농도를 포함하는 산화아연층으로 이루어진 투명 반도체층 상기 투명 반도체층과 절연되는 게이트 전극 및 상기 투명 반도체층과 상기 게이트 전극을 절연시키는 게이트절연막을 포함하는 박막 트랜지스터 및 그의 제조방법과 그를 구비하는 평판표시장치에 관한 것이다.
    투명 반도체층, 박막 트랜지스터

Patent Agency Ranking