스크린 인쇄 장치
    1.
    发明公开
    스크린 인쇄 장치 无效
    屏幕打印设备

    公开(公告)号:KR1020130109775A

    公开(公告)日:2013-10-08

    申请号:KR1020120031794

    申请日:2012-03-28

    Inventor: 김형민

    CPC classification number: B41F15/44 B41F15/42 H05K3/12

    Abstract: PURPOSE: A screen printing device is provided to reduce manufacturing lead time and production costs as repeating processes adjusting the horizontal balance of a squeeze by checking printing thickness and printing on a substrate is not needed. CONSTITUTION: A screen printing device (100) includes microgauges (130) and elastic members (140). The screen printing device prints on a substrate by horizontally moving a holder (120) fixing a squeeze (110) on the top of a screen. The microgauges are formed on both end portions of the holder. The microgauges adjust the balance of the holder. The elastic members are interposed between the holder and the microgauges respectively.

    Abstract translation: 目的:不需要通过检查印刷厚度和印刷在基板上的重复工艺来调整挤压的水平平衡,从而减少制造交货时间和生产成本。 构成:丝网印刷装置(100)包括微型玻璃(130)和弹性构件(140)。 丝网印刷装置通过水平移动在屏幕顶部固定挤压(110)的保持器(120)来在基板上打印。 在保持器的两个端部上形成微晶。 微型尺寸调整支架的平衡。 弹性构件分别夹在保持器和微型坩埚之间。

    칩 저항 소자
    2.
    发明授权

    公开(公告)号:KR101883040B1

    公开(公告)日:2018-07-27

    申请号:KR1020160002698

    申请日:2016-01-08

    Abstract: 본발명의일 실시형태는, 서로반대에위치한제1 및제2 면을갖는절연기판과, 상기절연기판의제1 면에배치된저항층과, 상기절연기판의제1 면양측에각각배치되며상기저항층에연결된제1 및제2 내부전극과, 상기저항층을덮으며상기제1 및제2 내부전극의일부에연장된저항보호층과, 상기저항보호층의일부와겹치도록상기제1 및제2 내부전극상에각각배치되며, 제1 도전성분말과수지를포함하는제1 전극보호층과, 상기제1 전극보호층상에각각배치되며, 제2 도전성분말과수지를포함하며, 상기제1 전극보호층에서의수지함량비보다낮은수지함량비를갖는제2 전극보호층과, 상기제2 전극보호층을덮도록상기제1 및제2 내부전극상에배치되며, 상기저항보호층에연결되는제1 및제2 외부전극을포함하는칩 저항소자를제공한다.

    칩 저항 소자
    3.
    发明授权

    公开(公告)号:KR101883039B1

    公开(公告)日:2018-07-27

    申请号:KR1020160002673

    申请日:2016-01-08

    Abstract: 본발명의일 실시형태는, 서로반대에위치한제1 및제2 면을갖는절연기판과, 상기절연기판의제1 면에배치된저항층과, 상기절연기판의제1 면양측에각각배치되며상기저항층에연결된제1 및제2 내부전극과, 상기저항층을덮으며상기제1 및제2 내부전극의일부에연장된저항보호층과, 상기저항보호층의일부와겹치도록상기제1 및제2 내부전극상에각각배치되며, CuNi 합금분말과수지를포함하는전극보호층과, 상기전극보호층을덮도록상기제1 및제2 내부전극상에배치되며, 상기저항보호층에연결되는제1 및제2 외부전극을포함하는칩 저항소자를제공한다.

    칩 저항 소자
    4.
    发明公开
    칩 저항 소자 审中-实审
    贴片电阻元件

    公开(公告)号:KR1020170083352A

    公开(公告)日:2017-07-18

    申请号:KR1020160002698

    申请日:2016-01-08

    Abstract: 본발명의일 실시형태는, 서로반대에위치한제1 및제2 면을갖는절연기판과, 상기절연기판의제1 면에배치된저항층과, 상기절연기판의제1 면양측에각각배치되며상기저항층에연결된제1 및제2 내부전극과, 상기저항층을덮으며상기제1 및제2 내부전극의일부에연장된저항보호층과, 상기저항보호층의일부와겹치도록상기제1 및제2 내부전극상에각각배치되며, 제1 도전성분말과수지를포함하는제1 전극보호층과, 상기제1 전극보호층상에각각배치되며, 제2 도전성분말과수지를포함하며, 상기제1 전극보호층에서의수지함량비보다낮은수지함량비를갖는제2 전극보호층과, 상기제2 전극보호층을덮도록상기제1 및제2 내부전극상에배치되며, 상기저항보호층에연결되는제1 및제2 외부전극을포함하는칩 저항소자를제공한다.

    Abstract translation: 的本发明的形式之一实施例中,分别布置具有位于彼此相对,该第一表面或者电阻层的侧面和绝缘基片设置在所述绝缘基板的所述第一表面上的第一mitje第二表面的绝缘衬底在其上 连接到所述电阻层2,内部电极第一mitje,并且覆盖所说的电阻层到所述电阻器的保护层延伸至第一mitje的第二内部电极的一部分,与所述第一mitje第二内部的电阻器保护层的一部分重叠 分别设置在所述电极上,所述第一和分别设置在第一电极的保护层和含有导电性粉末和树脂,所述第二包含导电粉末和树脂的第一电极的保护层上,所述第一电极的保护层 eseoui和第二电极保护层具有比所述树脂含量比低树脂含量比,第一,以覆盖设置在第一mitje第二内部电极的第二电极保护层,所述第一mitje耦合到电阻器的保护层2 并且包括外部电极的片式电阻器元件。

    칩 저항 소자
    5.
    发明公开
    칩 저항 소자 审中-实审
    贴片电阻元件

    公开(公告)号:KR1020170083335A

    公开(公告)日:2017-07-18

    申请号:KR1020160002673

    申请日:2016-01-08

    Abstract: 본발명의일 실시형태는, 서로반대에위치한제1 및제2 면을갖는절연기판과, 상기절연기판의제1 면에배치된저항층과, 상기절연기판의제1 면양측에각각배치되며상기저항층에연결된제1 및제2 내부전극과, 상기저항층을덮으며상기제1 및제2 내부전극의일부에연장된저항보호층과, 상기저항보호층의일부와겹치도록상기제1 및제2 내부전극상에각각배치되며, CuNi 합금분말과수지를포함하는전극보호층과, 상기전극보호층을덮도록상기제1 및제2 내부전극상에배치되며, 상기저항보호층에연결되는제1 및제2 외부전극을포함하는칩 저항소자를제공한다.

    Abstract translation: 根据本发明的实施例,提供了一种半导体器件,包括:绝缘衬底,具有彼此相对的第一和第二表面;电阻层,设置在绝缘衬底的第一表面上; 连接到电阻层的第一和第二内部电极,覆盖电阻层并延伸到第一和第二内部电极的一部分的电阻保护层, 电极保护层,设置在所述电极上并且包括CuNi合金粉末和树脂;第一电极和第二电极,设置在所述第一内电极和所述第二内电极上以覆盖所述电极保护层, 并且包括外部电极的片式电阻器元件。

    어레이 타입 칩 저항기의 제조 방법 및 그 방법으로 제조된 어레이 타입 칩 저항기
    6.
    发明公开
    어레이 타입 칩 저항기의 제조 방법 및 그 방법으로 제조된 어레이 타입 칩 저항기 审中-实审
    制造由该方法制造的阵列型芯片电阻器和阵列型芯片电阻器的方法

    公开(公告)号:KR1020170068864A

    公开(公告)日:2017-06-20

    申请号:KR1020150175849

    申请日:2015-12-10

    Abstract: 본발명의일 실시예에따른어레이타입칩 저항기제조방법은기판의상면및 하면에일정간격으로상면전극및 하면전극을형성하고, 상기상면전극사이에저항체를형성하는단계, 상기저항체사이에상기기판을관통하는복수의홀을형성하는단계, 상기복수의홀 내에페이스트를채워넣는단계, 상기기판을복수의스트립으로분리하는단계, 및상기복수의스트립각각의측면에서, 상기페이스트가도포되지않은영역상에측면전극을형성하는단계를포함한다.

    Abstract translation: 根据本发明实施例的制造阵列型片式电阻器的方法包括以下步骤:在基板的顶表面和底表面上以规则间隔形成顶部电极和底部电极,并在顶部电极之间形成电阻器, 用糊料填充多个孔,将基板分成多个条带,并且在多个条带中的每一个的一侧上, 并在衬底上形成侧电极。

    세라믹 전자부품용 페라이트 성형 시트 및 이를 이용한 세라믹 전자부품
    7.
    发明公开
    세라믹 전자부품용 페라이트 성형 시트 및 이를 이용한 세라믹 전자부품 无效
    用于陶瓷电子部件的陶瓷成型片和使用其制造的陶瓷电子部件

    公开(公告)号:KR1020130104340A

    公开(公告)日:2013-09-25

    申请号:KR1020120025749

    申请日:2012-03-13

    Abstract: PURPOSE: A ferrite molded sheet for a ceramic electronic component and a ceramic electronic component prevent short failure by reducing a shrinkage rate. CONSTITUTION: A ceramic main body (10) is formed by laminating ferrite molded sheets. The molded sheet includes mixed powder. An internal electrode layer is formed inside the ceramic main body. External electrodes (13a,13b) are formed outside the ceramic main body. The external electrode is electrically connected to the internal electrode layer.

    Abstract translation: 目的:用于陶瓷电子部件和陶瓷电子部件的铁氧体模制片材通过降低收缩率来防止短路故障。 构成:通过层叠铁素体模制板形成陶瓷主体(10)。 成型片材包括混合粉末。 内部电极层形成在陶瓷主体内部。 外部电极(13a,13b)形成在陶瓷主体的外部。 外部电极与内部电极层电连接。

Patent Agency Ranking