칩 저항기 및 그 제조 방법

    公开(公告)号:KR101792367B1

    公开(公告)日:2017-11-01

    申请号:KR1020150183526

    申请日:2015-12-22

    Inventor: 박광현 한진만

    Abstract: 본발명의일 실시예에따른칩 저항기는, 제1 관통홀및 제2 관통홀을가지는기판과, 기판의제1면상에서로분리되도록배치된제1 및제2 전극과, 제1면상에배치되며, 일단이제1 전극에전기적으로연결된제1 저항체와, 및제1면과마주보는기판의제2면상에배치되는제2 저항체를포함하고, 제1 관통홀은기판을관통하여제1 저항체와제2 저항체를전기적으로연결하고, 제2 관통홀은기판을관통하여제2 전극과제2 저항체를전기적으로연결할수 있다.

    칩 저항 소자 및 칩 저항 소자 어셈블리
    3.
    发明公开
    칩 저항 소자 및 칩 저항 소자 어셈블리 审中-实审
    片式电阻元件和片式电阻元件组件

    公开(公告)号:KR1020170114560A

    公开(公告)日:2017-10-16

    申请号:KR1020160041702

    申请日:2016-04-05

    Inventor: 박광현 한진만

    CPC classification number: H01C1/028 H01C1/012 H01C1/14 H01C17/06513

    Abstract: 본발명의일 실시형태는, 서로마주보는제1 면및 제2 면을갖는절연기판; 상기제1 면에배치되는저항층; 상기제1 면의양 끝에서상기절연기판상에배치되어상기저항층과연결되는제1 및제2 단자; 및상기제1 및제3 단자사이와상기제2 및제3 단자사이에서상기저항층상에배치되는저항보호층을더 포함하고, 상기저항보호층은, 상기저항층과접하는제1 저항보호층, 상기제1 저항보호층을덮으며열전도율이 1W/mK 이상인물질로이루어진제2 저항보호층, 및상기제2 저항보호층을덮는제3 저항보호층을포함하는것을특징으로하는칩 저항소자를제공한다.

    Abstract translation: 本发明的一个实施例是一种绝缘基板,包括:绝缘基板,具有彼此面对的第一表面和第二表面; 设置在第一表面上的电阻层; 第一端子和第二端子,设置在绝缘基板上的第一表面的两侧上并连接到电阻层; 以及设置在所述第一和第三端子之间以及所述第二和第三端子之间的电阻层上的电阻保护层,其中所述电阻保护层包括:与所述电阻层接触的第一电阻保护层; 覆盖第一电阻保护层并由导热率为1W / mK或更高的材料制成的第二电阻保护层以及覆盖第二电阻保护层的第三电阻保护层。

    칩 저항기 및 그 제조 방법
    4.
    发明公开
    칩 저항기 및 그 제조 방법 有权
    贴片电阻器及其制造方法

    公开(公告)号:KR1020170074365A

    公开(公告)日:2017-06-30

    申请号:KR1020150183526

    申请日:2015-12-22

    Inventor: 박광현 한진만

    Abstract: 본발명의일 실시예에따른칩 저항기는, 제1 관통홀및 제2 관통홀을가지는기판과, 기판의제1면상에서로분리되도록배치된제1 및제2 전극과, 제1면상에배치되며, 일단이제1 전극에전기적으로연결된제1 저항체와, 및제1면과마주보는기판의제2면상에배치되는제2 저항체를포함하고, 제1 관통홀은기판을관통하여제1 저항체와제2 저항체를전기적으로연결하고, 제2 관통홀은기판을관통하여제2 전극과제2 저항체를전기적으로연결할수 있다.

    Abstract translation: 根据本发明实施例的片式电阻器包括:具有第一通孔和第二通孔的基板;第一电极和第二电极,布置成在基板的第一表面上分离; 以及一第二电阻,设置于该基板的与该第一侧相对的一第二侧,该第一电阻穿过该基板并电性连接该第一电阻及该第二电阻, 并且第二通孔贯穿基板以电连接第二电阻器和第二电阻器。

    칩 저항기
    5.
    发明公开
    칩 저항기 无效
    片式电阻

    公开(公告)号:KR1020170073177A

    公开(公告)日:2017-06-28

    申请号:KR1020150181770

    申请日:2015-12-18

    Abstract: 본발명의일 실시예에따른칩 저항기는, 기판과, 기판의일면에서서로분리되도록배치된제1 및제2 전극과, 제1 및제2 전극사이에배치되어제1 및제2 전극사이에서연장되는제1 변및 제1 변과평행하고제1 변보다짧은제2 변을갖는사다리꼴형상의저항체를포함하고, 저항체는제1 변에형셩되는제1 홈과제2 변에형성되는제2 홈을포함하며, 제1 홈과제2 홈을연결하는가상의선은제1 변과제2 변에대해수직이아닐수 있다.

    Abstract translation: 在根据本发明的一个实施例的片式电阻器,设置在第一mitje第二电极之间,第一mitje第二电极布置成彼此在基板的一个表面分开,所述衬底中的第一mitje第二电极之间延伸的 1个平行于侧,第一侧和包括具有较短的第二侧比第一侧上的梯形形状的一电阻器,并且电阻器包括形成在所述第一槽的任务2的服务,hyeongsyeong第一侧面上的第二槽,以及 ,第一个任务任务连接两个凹槽的线可能不垂直于第一个任务任务的边。

    칩 저항기
    6.
    发明授权

    公开(公告)号:KR101771817B1

    公开(公告)日:2017-08-25

    申请号:KR1020150181816

    申请日:2015-12-18

    Inventor: 한진만 윤장석

    CPC classification number: H01L28/20

    Abstract: 본발명의일 실시예에따른칩 저항기는, 기판과, 기판의일면상에배치된제1 전극과, 기판의일면상에제1 전극과분리되도록배치된제2 전극과, 제1 전극과제2 전극을전기적으로연결하는제1 저항체와, 제1 전극과제2 전극을전기적으로연결하는제2 저항체를포함하고, 제1 전극과제2 전극의온도가서로다를때 제1 저항체에서발생되는열기전력(thermo electromotive force)은제2 저항체에서발생하는열기전력보다작으며, 제2 저항체의저항온도계수(Temperature Coeficient of Resistivity, TCR)는제1 저항체의저항온도계수보다낮을수 있다.

    칩 저항 소자
    7.
    发明公开
    칩 저항 소자 审中-实审
    贴片电阻元件

    公开(公告)号:KR1020170083335A

    公开(公告)日:2017-07-18

    申请号:KR1020160002673

    申请日:2016-01-08

    Abstract: 본발명의일 실시형태는, 서로반대에위치한제1 및제2 면을갖는절연기판과, 상기절연기판의제1 면에배치된저항층과, 상기절연기판의제1 면양측에각각배치되며상기저항층에연결된제1 및제2 내부전극과, 상기저항층을덮으며상기제1 및제2 내부전극의일부에연장된저항보호층과, 상기저항보호층의일부와겹치도록상기제1 및제2 내부전극상에각각배치되며, CuNi 합금분말과수지를포함하는전극보호층과, 상기전극보호층을덮도록상기제1 및제2 내부전극상에배치되며, 상기저항보호층에연결되는제1 및제2 외부전극을포함하는칩 저항소자를제공한다.

    Abstract translation: 根据本发明的实施例,提供了一种半导体器件,包括:绝缘衬底,具有彼此相对的第一和第二表面;电阻层,设置在绝缘衬底的第一表面上; 连接到电阻层的第一和第二内部电极,覆盖电阻层并延伸到第一和第二内部电极的一部分的电阻保护层, 电极保护层,设置在所述电极上并且包括CuNi合金粉末和树脂;第一电极和第二电极,设置在所述第一内电极和所述第二内电极上以覆盖所述电极保护层, 并且包括外部电极的片式电阻器元件。

    칩 저항기
    8.
    发明公开
    칩 저항기 有权
    片式电阻

    公开(公告)号:KR1020170073198A

    公开(公告)日:2017-06-28

    申请号:KR1020150181816

    申请日:2015-12-18

    Inventor: 한진만 윤장석

    CPC classification number: H01L28/20

    Abstract: 본발명의일 실시예에따른칩 저항기는, 기판과, 기판의일면상에배치된제1 전극과, 기판의일면상에제1 전극과분리되도록배치된제2 전극과, 제1 전극과제2 전극을전기적으로연결하는제1 저항체와, 제1 전극과제2 전극을전기적으로연결하는제2 저항체를포함하고, 제1 전극과제2 전극의온도가서로다를때 제1 저항체에서발생되는열기전력(thermo electromotive force)은제2 저항체에서발생하는열기전력보다작으며, 제2 저항체의저항온도계수(Temperature Coeficient of Resistivity, TCR)는제1 저항체의저항온도계수보다낮을수 있다.

    Abstract translation: 在根据本发明的一个实施例的芯片电阻器包括:基板;和设置在所述基板的一侧上的第一电极中的一个,并且布置为从第一电极在所述基板的一个侧面被分离的第二电极,第一电极任务2 当第二电阻器,电连接到第一电阻器和所述第一电极任务第二电极电连接到所述电极,所述第二电极的所述第一电极的项目温度具有在第一电阻器产生的(不同的热电动势 热电动势)比在银两个电阻器产生的热电动势较小,第二电阻器的电阻温度系数的数目(可能低于温度电阻率的系数,TCR)电阻温度系数可以neunje第一电阻器。

    어레이 타입 칩 저항기의 제조 방법 및 그 방법으로 제조된 어레이 타입 칩 저항기
    9.
    发明公开
    어레이 타입 칩 저항기의 제조 방법 및 그 방법으로 제조된 어레이 타입 칩 저항기 审中-实审
    制造由该方法制造的阵列型芯片电阻器和阵列型芯片电阻器的方法

    公开(公告)号:KR1020170068864A

    公开(公告)日:2017-06-20

    申请号:KR1020150175849

    申请日:2015-12-10

    Abstract: 본발명의일 실시예에따른어레이타입칩 저항기제조방법은기판의상면및 하면에일정간격으로상면전극및 하면전극을형성하고, 상기상면전극사이에저항체를형성하는단계, 상기저항체사이에상기기판을관통하는복수의홀을형성하는단계, 상기복수의홀 내에페이스트를채워넣는단계, 상기기판을복수의스트립으로분리하는단계, 및상기복수의스트립각각의측면에서, 상기페이스트가도포되지않은영역상에측면전극을형성하는단계를포함한다.

    Abstract translation: 根据本发明实施例的制造阵列型片式电阻器的方法包括以下步骤:在基板的顶表面和底表面上以规则间隔形成顶部电极和底部电极,并在顶部电极之间形成电阻器, 用糊料填充多个孔,将基板分成多个条带,并且在多个条带中的每一个的一侧上, 并在衬底上形成侧电极。

    칩 저항 소자
    10.
    发明授权

    公开(公告)号:KR101883040B1

    公开(公告)日:2018-07-27

    申请号:KR1020160002698

    申请日:2016-01-08

    Abstract: 본발명의일 실시형태는, 서로반대에위치한제1 및제2 면을갖는절연기판과, 상기절연기판의제1 면에배치된저항층과, 상기절연기판의제1 면양측에각각배치되며상기저항층에연결된제1 및제2 내부전극과, 상기저항층을덮으며상기제1 및제2 내부전극의일부에연장된저항보호층과, 상기저항보호층의일부와겹치도록상기제1 및제2 내부전극상에각각배치되며, 제1 도전성분말과수지를포함하는제1 전극보호층과, 상기제1 전극보호층상에각각배치되며, 제2 도전성분말과수지를포함하며, 상기제1 전극보호층에서의수지함량비보다낮은수지함량비를갖는제2 전극보호층과, 상기제2 전극보호층을덮도록상기제1 및제2 내부전극상에배치되며, 상기저항보호층에연결되는제1 및제2 외부전극을포함하는칩 저항소자를제공한다.

Patent Agency Ranking