公开(公告)号：KR1020060018429A

公开(公告)日：2006-03-02

申请号：KR1020040066791

申请日：2004-08-24

Applicant: 삼성전기주식회사

Inventor： 윤경로 ,  이태곤 ,  정재훈 ,  최종민 ,  김태귀 ,  이재수

IPC: H01L23/48

CPC classification number: H01L2224/32225 ,  H01L2924/15311

Abstract: 본 발명은 외층에 보다 얇은 동박층을 사용하여 기판의 표면 평탄도를 향상시키는 반도체 패키지 기판 제조 방법에 관한 것이다.
본 발명에 따른 반도체 패키지 기판 제조 방법은 (A) 두께가 12㎛보다 얇은 두 개의 동박층 및 상기 동박층들간에 위치하는 절연층을 포함하는 원판을 제공하는 단계; (B) 상기 원판에 소정의 비아홀을 가공하고, 상기 동박층 및 상기 비아홀의 측벽에 동도금층을 형성하는 단계; (C) 상기 동박층 및 상기 동도금층에 소정의 회로패턴을 형성하는 단계; (D) 상기 원판의 양면에 각각 소정의 솔더 레지스트 패턴을 형성하는 단계; 및 (E) 상기 솔더 레지스트 패턴의 개구부에 대응하는 상기 회로패턴상에 니켈/금도금층을 형성하는 단계;를 포함하는 것을 특징으로 한다.
반도체 패키지 기판, BGA 기판, BGA, CSP, 인쇄회로기판, 표면 평탄도

公开(公告)号：KR100645656B1

公开(公告)日：2006-11-15

申请号：KR1020040066791

申请日：2004-08-24

Applicant: 삼성전기주식회사

Inventor： 윤경로 ,  이태곤 ,  정재훈 ,  최종민 ,  김태귀 ,  이재수

IPC: H01L23/48

CPC classification number: H01L2224/32225 ,  H01L2924/15311

Abstract: 본 발명은 외층에 보다 얇은 동박층을 사용하여 기판의 표면 평탄도를 향상시키는 반도체 패키지 기판 제조 방법에 관한 것이다.
본 발명에 따른 반도체 패키지 기판 제조 방법은 (A) 두께가 12㎛보다 얇은 두 개의 동박층 및 상기 동박층들간에 위치하는 절연층을 포함하는 원판을 제공하는 단계; (B) 상기 원판에 소정의 비아홀을 가공하고, 상기 동박층 및 상기 비아홀의 측벽에 동도금층을 형성하는 단계; (C) 상기 동박층 및 상기 동도금층에 소정의 회로패턴을 형성하는 단계; (D) 상기 원판의 양면에 각각 소정의 솔더 레지스트 패턴을 형성하는 단계; 및 (E) 상기 솔더 레지스트 패턴의 개구부에 대응하는 상기 회로패턴상에 니켈/금도금층을 형성하는 단계;를 포함하는 것을 특징으로 한다.
반도체 패키지 기판, BGA 기판, BGA, CSP, 인쇄회로기판, 표면 평탄도