적층 칩 비드
    2.
    发明授权

    公开(公告)号:KR101933418B1

    公开(公告)日:2018-12-28

    申请号:KR1020170050607

    申请日:2017-04-19

    Abstract: 본 발명의 일 실시예는 코일부와 상기 코일부의 상하부에 배치되는 커버층을 포함하는 바디; 상기 바디의 외측에 배치되는 제1 및 제2 외부 전극; 및 상기 코일부에 배치되며, 양 단부가 상기 제1 및 제2 외부 전극과 각각 리드 패턴을 통해 접속하고, 나선형의 코일 패턴을 포함하는 코일;을 포함하고, 상기 리드 패턴의 폭은 상기 코일 패턴의 폭보다 작은 적층 칩 비드를 제공한다.

    적층 전자부품 및 그 실장기판
    4.
    发明公开
    적층 전자부품 및 그 실장기판 审中-实审
    多层电子部件和与其相应的电路板

    公开(公告)号:KR1020160000164A

    公开(公告)日:2016-01-04

    申请号:KR1020140077158

    申请日:2014-06-24

    Abstract: 본발명은복수의절연층을포함하는적층본체; 상기복수의절연층상에배치된각각의도체패턴이전기적으로연결되어형성되는내부코일부; 및상기적층본체의양 단면에각각배치된제 1 및제 2 외부전극;을포함하며, 상기도체패턴은, 외측에배치된도체패턴중 적어도하나의도체패턴이중앙측에배치된도체패턴보다외경이작은적층전자부품을제공한다.

    Abstract translation: 在本发明中,提供减少寄生电容的多层电子部件。 所述多层电子部件包括:多层体,包括多个绝缘层; 通过电连接布置在绝缘层上的每个导电图案形成的内部线圈单元; 以及分别布置在多层体的两个截面中的第一和第二外部电极。 布置在外部的导电图案中的至少一个导电图案的外径小于布置在中心的导电图案的外径。

Patent Agency Ranking