公开(公告)号：KR1020170119232A

公开(公告)日：2017-10-26

申请号：KR1020160047147

申请日：2016-04-18

Applicant: 삼성전기주식회사

Inventor： 홍혁진 ,  정진만 ,  김병수 ,  이종호 ,  박문수

IPC: H01G4/012 ,  H01G4/12 ,  H01G4/232 ,  H01G4/30

Abstract: 본개시의일 실시예에따른커패시터는제1 두께의제1 유전체층을포함하는이너(inner) 액티브영역및 이너액티브영역의적어도일측에배치되며제2 두께의제2 유전체층을포함하는아우터(outer) 액티브영역을포함하는바디를포함하며, 제2 두께는제1 두께대비 20 내지 25% 더큰 것을만족함으로써, 바디내부의유전체층의두께를확보하여커패시터의내전압특성을확보할수 있다.

Abstract translation: 根据本公开的实施例的电容器包括：内部有源区，包括第一厚度的第一电介质层和外部电极，外部电极包括设置在内部有源区的至少一侧上的第二厚度的第二电介质层; 并且第二厚度比第一厚度大20至25％，由此通过确保介电层在主体中的厚度来确保电容器的介电强度。

公开(公告)号：KR1020170085377A

公开(公告)日：2017-07-24

申请号：KR1020160004927

申请日：2016-01-14

Applicant: 삼성전기주식회사

Inventor： 김병수 ,  박문수 ,  이종호 ,  홍혁진

IPC: B32B27/18 ,  H01B3/10 ,  H01B3/12

CPC classification number: H01G4/308 ,  H01G2/065 ,  H01G4/012 ,  H01G4/1227 ,  H01G4/232 ,  H01G4/248 ,  H01G4/258 ,  H01G4/30 ,  H01G4/35 ,  H01G4/40 ,  H05K1/0373 ,  H05K1/181 ,  H05K2201/10015

Abstract: 본발명의일 예에의할경우, 유전층을사이에두고복수의내부전극이적층되는액티브영역과, 상기액티브영역의상부및 하부에배치되는상부및 하부커버영역을포함하는메인바디, 상기메인바디의외측에배치되며상기내부전극과전기적으로연결되는외부전극, 상기메인바디의하부커버영역과상기외부전극의하부에배치되는복합바디를포함하는적층전자부품과이를제조하는방법이제공된다.

Abstract translation: 当在本发明的另一个方面，含有夹在电介质层之间的有源区中的主堆叠的多个内部电极，设置在所述有源区的顶部和底部，所述主体，所述主体的上部和下部覆盖区域 与内部电极电连接的外部电极，主体的下部覆盖区域以及设置在外部电极下方的复合体，以及其制造方法。