전압 제어 발진기
    1.
    发明授权

    公开(公告)号:KR100515032B1

    公开(公告)日:2005-12-01

    申请号:KR1019970079452

    申请日:1997-12-30

    Inventor: 고명룡

    Abstract: 본 발명에 따른 전압 제어 발진기는 직렬 연결된 복수 개의 지연 소자들로 구성되며, 입력 신호를 지연시키기 위한 지연 회로와; 전원 전압, 온도 및 공정 변화에 관계없이 안정된 레벨의 전압을 발생하는 전압 발생 회로 및; 상기 전압을 전원으로 사용하여서, 온도 변화에 따른 상기 각 지연 소자의 지연 시간을 조정하기 위한, 가변 가능한 전류를 상기 지연 소자에 공급하는 전류원을 포함한다.

    클럭 발생 회로
    2.
    发明授权

    公开(公告)号:KR100222076B1

    公开(公告)日:1999-10-01

    申请号:KR1019960044948

    申请日:1996-10-09

    Inventor: 고명룡

    Abstract: 본 발명은 외부로부터 입력된 소정 레벨의 전압을 갖는 클럭을 분주하여 출력하는 클럭 발생 회로에 관한 것으로, 외부로부터 소정 주기를 갖는 제1의 클럭을 입력받아 상기 제1의 클럭보다 상대적으로 긴 주기를 갖는 제2의 클럭을 발생시키는 클럭 발생 회로는 상기 제1의 클럭을 인가받는 입력 단자(50)와; 상기 제2의 클럭을 출력하는 출력 단자(58)와; 상기 출력 단자(58)에 연결되는 입력 단자를 가지며, 상기 제2의 클럭을 반전시키는 제1의 인버터(56)와; 드레인과 상기 제1의 인버터(56)의 출력 단자에 연결되는 소오스 및 상기 입력 단자(50)에 연결되는 게이트를 가지는 P형 MOS 트랜지스터(60)와; 상기 P형 MOS 트랜지스터(60)의 드레인에 연결되는 입력 단자를 가지며, 상기 P형 MOS 트랜지스터(60)로부터의 출력을 반전시키는 제2의 인버터(62)와; 드레인과 상기 제2의 인버터(62)의 출력 단자에 연결되는 소오스 및 상기 입력 단자(50)에 연결되는 게이트를 가지는 N형 MOS 트랜지스터(64) 및; 상기 N형 MOS 트랜지스터(64)의 드레인에 연결되는 입력 단자를 가지며, 상기 N형 MOS 트랜지스터(64)로부터의 출력을 반전시켜 상기 제2클럭으로서 출력하는 제3의 인버터(62)를 포함한다. 이와 같은 장치에 의해서, 기존 이분주 회로의 최대 문제점인 클럭 스큐를 완벽히 해결할 수 있고 또한, 이분주 동작에 사용되는 모오스 소자의 갯수를 줄임으로써, 복잡도가 증가하고 있는 고 집적 회로의 면적으로 크게 감소 시킬 수 있다.

    전류 제어 회로
    3.
    发明公开
    전류 제어 회로 失效
    电流控制电路

    公开(公告)号:KR1019970022630A

    公开(公告)日:1997-05-30

    申请号:KR1019950035334

    申请日:1995-10-13

    Inventor: 고명룡

    Abstract: 전원전압에 일측의 노드가 접속되며 전류패스의 형성에 의한 전류의 공급에 의해 구동되는 전류제어소자의 전류구동을 제어하는 전류제어회로에 관한 것이다. 상기의 전류제어회로는, 전원전압과 접지전압의 사이에 직렬 접속되어 전압레벨이 상이한 다수의 전압을 출력하는 다수의 엔모오스 트랜지스터들과, 상기 다수의 엔모오스 트랜지스터들로부터 출력되는 각 전압출력노드에 제1노드가 접속되며 제어단자의 활성화에 응답하여 상기 제1노드와 제2노드 사이의 채널을 형성하는 다수의 스위칭수단들과, 구동제어신호의 입력에 응답하여 상기 전류제어소자의 타측노드로부터의 전류를 상기 다수의 스위칭수단들의 제2노드로 공급하는 전류구동수단과, 전류의 량을 선택하기 위한 선택신호를 디코딩하여 상기 다수의 스위칭수단들의 제어단자들 중 적어도 하나의 제어단자를 활성화시키는 디코딩수단으로 구성된다. 상기와 같이 구성된 제어회로는 디코더로 입력되는 선택신호에 대응하는 구동전류로서 상기 전류제어소자로 흐르는 전류를 제어함을 특징으로 한다.

    직류-직류 변환 회로 및 그것을 포함하는 전력 관리 칩 패키지
    5.
    发明公开
    직류-직류 변환 회로 및 그것을 포함하는 전력 관리 칩 패키지 审中-实审
    DC-DC转换电路和电源管理芯片封装

    公开(公告)号:KR1020160014859A

    公开(公告)日:2016-02-12

    申请号:KR1020140096656

    申请日:2014-07-29

    CPC classification number: G05F1/56

    Abstract: 본발명은구동신호에응답하여레귤레이션전류를생성하고출력전압및 출력전류를출력하는전압변환부, 출력전압을레귤레이션하고출력전류의세기를제어하기위한제 1 제어신호를출력하는출력전압레귤레이터, 제 1 제어신호에대응하는전압의전압값을문턱값이하로제한하는전압리미터, 레귤레이션전류의세기를감지하고감지된세기의값에대응하는전압값을갖는제 2 제어신호를생성하는전류감지부, 및문턱값이하로제한된전압값을갖는제 1 제어신호및 제 2 제어신호에기초하여구동신호를생성하는구동신호생성부를포함하는직류-직류변환회로를제공한다. 본발명에따르면, 칩, 장치, 또는시스템에포함되는전체회로들에의해차지되는면적이감소하고변환효율이향상될수 있다.

    Abstract translation: 本发明提供直流(DC)直流(DC)转换电路,其包括:电压转换器,用于响应于驱动信号产生调节电流,并输出输出电压和输出电流; 输出电压调节器,用于调节输出电压,并输出第一控制信号以控制输出电流的强度; 电压限制器,用于将对应于第一控制信号的电压值限制为阈值或更小; 电流传感器,用于感测所产生的调节电流的强度,并产生具有对应于感测强度值的电压值的第二控制信号; 以及驱动信号发生器,用于基于具有小于或等于阈值的电压值的第一控制信号和第二控制信号来产生驱动信号。 根据本发明,可以减少包括在芯片,装置或系统中的整个电路所占据的面积,并且可以提高转换效率。

    고속동작이가능한D플립플롭
    6.
    发明授权
    고속동작이가능한D플립플롭 失效
    D触发器能够高速运行

    公开(公告)号:KR100476868B1

    公开(公告)日:2005-07-12

    申请号:KR1019970045867

    申请日:1997-09-04

    Inventor: 고명룡

    Abstract: 본 발명에 따른 D 플립플롭은 제 1 입력 단자 및 제 1 출력 단자를 가지며, 상기 제 1 입력 단자의 전압 레벨에 관계없이 클럭 신호가 제 1 레벨 전압으로 유지되는 동안 상기 제 1 출력 단자를 제 2 레벨 전압으로 유지하고, 그리고 상기 클럭 신호가 제 2 레벨 전압으로 유지되는 동안 상기 제 1 입력 단자를 통해 입력되는 입력 신호와 동일한 레벨로 상기 제 1 출력 단자를 유지하기 위한 제 1 논리 회로 및; 상기 제 1 출력 단자에 접속되며, 상기 클럭 신호가 제 1 레벨 전압으로 유지되는 동안 비활성화되고, 그리고 상기 클럭 신호가 제 2 레벨 전압으로 유지되는 동안 상기 제 1 출력 단자와 동일한 레벨을 갖는 제 1 출력 신호 및 그의 상보적인 제 2 출력 신호를 출력하는 제 2 논리 회로를 포함한다.

    전압 제어 발진기
    7.
    发明公开

    公开(公告)号:KR1019990059254A

    公开(公告)日:1999-07-26

    申请号:KR1019970079452

    申请日:1997-12-30

    Inventor: 고명룡

    Abstract: 본 발명에 따른 전압 제어 발진기는 직렬 연결된 복수 개의 지연 소자들로 구성되며, 입력 신호를 지연시키기 위한 지연 회로와; 전원 전압, 온도 및 공정 변화에 관계없이 안정된 레벨의 전압을 발생하는 전압 발생 회로 및; 상기 전압을 전원으로 사용하여서, 온도 변화에 따른 상기 각 지연 소자의 지연 시간을 조정하기 위한, 가변 가능한 전류를 상기 지연 소자에 공급하는 전류원을 포함한다.

    전류 제어 회로
    8.
    发明授权
    전류 제어 회로 失效
    电流控制电路

    公开(公告)号:KR100151525B1

    公开(公告)日:1998-12-15

    申请号:KR1019950035334

    申请日:1995-10-13

    Inventor: 고명룡

    Abstract: 전원전압에 일측의 노드가 접속되며 전류패스의 형성에 의한 전류의 공급에 의해 구동되는 전류제어소자의 전류구동을 제어하는 전류제어회로에 관한 것이다. 상기의 전류제어회로는, 전원전압과 접지전압의 사이에 직렬 접속되어 전압레벨이 상이한 다수의 전압을 출력하는 다수의 엔모오스 트랜지스터들과, 상기 다수의 엔모오스 트랜지스터들로부터 출력되는 각 전압출력노드에 제1노드가 접속되며 제어단자의 활성화에 응답하여 상기 제1노드와 제2노드 사이의 채널을 형성하는 다수의 스위칭수단들과, 구동제어신호의 입력에 응답하여 상기 전류제어소자의 타측노드로부터의 전류를 상기 다수의 스위칭수단들의 제2노드로 공급하는 전류구동수단과, 전류의 량을 선택하기 위한 선택신호를 디코딩하여 상기 다수의 스위칭수단들의 제어단자들중 적어도 하나의 제어단자를 활성화시키는 디코딩수단으로 구성된다. 상기와 같이 구성된 제어회로는 디코더로 입력되는 선택신호에 대응하는 구동전류로서 상기 전류제어소자로 흐르는 전류를 제어함을 특징으로 한다.

    디지털 회로의 초기화를 위한 바이어스 회로
    9.
    发明公开
    디지털 회로의 초기화를 위한 바이어스 회로 无效
    偏置电路用于数字电路的初始化

    公开(公告)号:KR1019980015561A

    公开(公告)日:1998-05-25

    申请号:KR1019960034931

    申请日:1996-08-22

    Inventor: 고명룡

    Abstract: 본 발명은 디지털 회로의 초기화를 위한 바이어스 회로에 관한 것이다.
    본 발명에 따른 디지털 회로의 초기화를 위한 바이어스 회로는 디지털 회로에 전원이 온되어 정상 전원전압에 도달하기까지 인가되는 과도 전원전압을 소정 비율로 분압하기 위한 전압분배수단과, 상기 전압분배수단에서 분압된 과도 전원전압이 소정 레벨에 도달하면 스위칭 되는 스위칭 소자와, 상기 스위칭 소자가 스위칭 되어 발생된 신호전압을 회로 초기화를 위한 세트 신호와 리세트 신호로 변환시켜 주는 반전 소자부를 포함하여 구성되며, 전원전압이 온되면 사용자가 원하는 소정시간 내에 디지털 회로를 자동적으로 초기화시키기 위한 세트 신호와 리세트 신호를 발생시키는 효과가 있다.

Patent Agency Ranking