-
公开(公告)号：WO2023058860A1
公开(公告)日：2023-04-13
申请号：PCT/KR2022/010844
申请日：2022-07-23
Applicant: 삼성전자주식회사
Abstract: 멀티 서명된 APK 파일을 처리하는 전자 장치 및 그 동작 방법이 개시된다. 개시된 전자 장치는 프로세서 및 프로세서에 의해 실행 가능한 적어도 하나의 명령어를 포함하는 메모리를 포함하고, 적어도 하나의 명령어가 프로세서에서 실행되면, 프로세서는 멀티 서명이 요청된 APK 파일을 수신하고, APK 파일에 포함된 서명 블록을 검증하고, 서명 블록에 대한 검증이 완료되면, 멀티 서명에 따라 APK 파일에 추가할 신규 서명 블록을 결정하고, 신규 서명 블록에 기초하여 APK 파일을 재구성하고, 재구성된 APK 파일에 신규 서명 블록을 삽입할 수 있다.
-
公开(公告)号：WO2023013886A1
公开(公告)日：2023-02-09
申请号：PCT/KR2022/009184
申请日：2022-06-28
Applicant: 삼성전자주식회사
Abstract: 분리 권한을 이용하는 전자 장치 및 그 동작 방법이 개시된다. 개시된 전자 장치는 프로세서 및 프로세서에 의해 실행 가능한 적어도 하나의 명령어를 저장하는 메모리를 포함하고, 적어도 하나의 명령어가 프로세서에 의해 실행되면, 프로세서는 전자 장치에 제1 어플리케이션을 설치하는 요청을 수신하고, 제1 어플리케이션에서 선언한 서명 권한에 대응하는 분리 권한 정보를 획득하고, 분리 권한 정보를 데이터베이스에 반영하며, 제1 어플리케이션을 설치하고, 분리 권한 정보는 제1 어플리케이션과 상이한 제2 어플리케이션에서 서명 권한을 사용하기 위해 설정될 수 있다.
-
公开(公告)号：KR101841583B1
公开(公告)日：2018-03-26
申请号：KR1020170030680
申请日：2017-03-10
Applicant: 삼성전자주식회사
IPC: H04M1/02
CPC classification number: H05K3/363 , A61B5/1172 , G02F1/1333 , G02F1/13338 , G02F1/13452 , G06F1/1637 , G06K9/00013 , G06K9/0004 , H04M1/0277 , H04M2250/16 , H05K1/028 , H05K1/147 , H05K1/188 , H05K1/189 , H05K3/3452 , H05K2201/0154 , H05K2201/056 , H05K2201/099 , H05K2201/10128 , H05K2201/10628 , H04M1/0249 , H04M1/0266 , H04M2201/38 , H04M2250/12
Abstract: 일실시예에따른전자장치는, 표시영역및 상기표시영역의일 측으로부터확장되는연결영역을포함하는디스플레이, 및상기연결영역과전기적으로연결된 FPCB를포함할수 있다. 상기연결영역의일부는, 상기 FPCB의배면이상기표시영역의배면과이격되어대향하도록, 상기표시영역의배면을향하여접히고, 상기 FPCB의배면에는지정된모듈이배치될수 있다. 이외에도명세서를통해파악되는다양한실시예가가능하다.
Abstract translation: 根据实施例的电子设备可以包括显示器，该显示器包括显示区域和从显示区域的一侧延伸的连接区域，以及电连接到连接区域的FPCB。 连接区域的一部分被折叠朝向FPCB后部移位器显示区和后表面的后表面，以便被从所述显示器的相对区域间隔开，所述模块可以是特定的地点，所述FPCB的背面。 通过说明书已知的各种实施例也是可能的。
-
公开(公告)号：KR101620456B1
公开(公告)日：2016-05-12
申请号：KR1020090099907
申请日：2009-10-20
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L49/00 , B82Y10/00 , G11C13/025 , G11C23/00
Abstract: 전자적기계적트랜지스터가제공된다. 기판상에서로이격된소스전극및 드레인전극을제공하고, 상기기판과상기소스전극사이에소스필라(pillar)를제공하고, 상기기판과상기드레인전극사이에드레인필라를제공하고, 상기소스전극및 상기드레인전극으로부터이격된이동가능한채널을제공하고, 상기이동가능한채널과상기기판사이에게이트나노필라를제공하고, 상기이동가능한채널과상기게이트나노필라사이에제 1 유전층을제공하고, 상기소스필라와상기소스전극사이에제 2 유전층을제공하고, 상기드레인필라와상기드레인전극사이에제 3 유전층을제공한다.
-
公开(公告)号：KR1020140134497A
公开(公告)日：2014-11-24
申请号：KR1020130054459
申请日：2013-05-14
Applicant: 삼성전자주식회사
CPC classification number: G06F11/073 , G06F11/0793 , G06F12/0864 , G06F2212/1016 , G06F2212/1032 , G11C29/4401 , G11C29/52 , G11C29/76
Abstract: 본 발명에 따른 메모리 시스템은, 데이터 라인들; 상기 데이터 라인들의 데이터를 임시로 저장하는 캐시 라인들; 상기 캐시 라인들 각각에 저장된 데이터를 읽고, 상기 읽혀진 데이터의 에러를 검출 혹은 정정하고, 상기 검출된 에러의 종류에 따라 에러율을 계산하고, 상기 계산된 에러율을 이전 에러율에 누적하는 에러 정정 회로; 상기 누적된 에러율을 저장하는 에러율 테이블; 및 상기 에러율 테이블을 이용하여 상기 데이터 라인들에 대응하는 상기 캐시 라인들을 할당하는 라인 할당기를 포함하고, 상기 누적된 에러율이 소정의 값을 초과하는 캐시 라인은 할당되지 않는다.
Abstract translation: 根据本发明的存储系统包括：数据线; 用于临时存储数据线的数据的高速缓存行; 读取存储在每个高速缓存行中的数据的错误校正电路检测或纠正读取的数据的错误，根据检测到的错误的类型计算错误率，并将计算出的错误率累积到先前错误率 ; 用于保存累积错误率的错误率表; 以及线分配器，用于通过使用其中不分配具有超过预定值的累积错误率的高速缓存行的错误率表来分配与数据线相对应的高速缓存行。
-
Patent Agency Ranking
公开(公告)号：KR1020070016266A
公开(公告)日：2007-02-08
申请号：KR1020050070631
申请日：2005-08-02
Applicant: 삼성전자주식회사
IPC: H01L21/66
CPC classification number: G01N21/9501
Abstract: 결함을 효과적으로 검출할 수 있는 결함 검사 장치는, 기판을 지지하기 위한 제1 지지부, 제1 지지부에 인접하게 배치되며, 표준 시료를 지지하는 제2 지지부, 기판 및 표준 시료에 광들을 각각 조사하기 위한 광원부, 기판 및 표준 시료들로부터 반사된 광들을 각각 수집하기 위한 수광부, 반사광들에서 기판 및 표준 시료에 존재하는 결함들을 검출하기 위한 검출부, 표준 시료로부터 검출된 결함들에 대한 정보와 기 설정된 기준 결함 정보를 비교하여 검출 결과의 신뢰도를 산출하는 비교부, 그리고 신뢰도에 따라 기판에 대한 결함 검사 공정의 진행 여부를 결정하는 판단부를 포함한다. 표준 시료는 서로 다른 결함들을 각각 갖는 복수개의 단위 표준 시료들을 포함할 수 있고, 제1 지지부와 상기 제2 지지부는 일체로 형성될 수 있다. 표준 시료를 결함 검사 장치에 내장시켜 결함 검사 장치의 정상 작동 여부를 신속, 용이, 그리고 정확하게 확인할 수 있다.
-
公开(公告)号：KR1020040093606A
公开(公告)日：2004-11-06
申请号：KR1020030027543
申请日：2003-04-30
Applicant: 삼성전자주식회사
IPC: H01L21/8247
CPC classification number: H01L29/792 , H01L21/28194 , H01L21/28282 , H01L27/11568 , H01L29/513 , H01L29/517 , H01L29/518 , H01L29/66833
Abstract: PURPOSE: A non-volatile semiconductor memory device is provided to control effectively trap density according to doping concentration and to improve operation speed by forming an OHA(Oxide-Hafnium oxide Aluminium oxide) layer in a gate stack structure. CONSTITUTION: A semiconductor substrate(40) includes a source(S) and a drain(D) spaced apart from each other. A gate stack structure for contacting the source and drain is formed on the semiconductor substrate. The gate stack structure is composed of a tunneling layer(42), the first trap material layer(44), the first insulating layer(46) and a gate electrode(48). The first trap material layer and the first insulating layer have larger permittivity than a nitride layer. The first oxide layer is formed between the tunneling layer and the first trap material layer. The second oxide layer is formed between the first trap material layer and the first insulating layer. The first oxide layer is made of Al2O3. The first insulating layer is made of one selected from a group consisting of HfO2, ZrO2, Ta2O5, and TiO2.
Abstract translation: 目的：提供一种非易失性半导体存储器件，用于根据掺杂浓度有效地控制阱密度，并通过在栅极堆叠结构中形成OHA（氧化物 - 氧化铪氧化铝）层来提高操作速度。 构成：半导体衬底（40）包括彼此间隔开的源极（S）和漏极（D）。 用于接触源极和漏极的栅极堆叠结构形成在半导体衬底上。 栅极堆叠结构由隧道层（42），第一陷阱材料层（44），第一绝缘层（46）和栅电极（48）组成。 第一陷阱材料层和第一绝缘层具有比氮化物层更大的介电常数。 第一氧化物层形成在隧道层和第一捕集材料层之间。 第二氧化物层形成在第一捕集材料层和第一绝缘层之间。 第一氧化物层由Al2O3制成。 第一绝缘层由选自HfO 2，ZrO 2，Ta 2 O 5和TiO 2的一种制成。
-
公开(公告)号：KR100408520B1
公开(公告)日：2003-12-06
申请号：KR1020010025569
申请日：2001-05-10
Applicant: 삼성전자주식회사
IPC: H01L29/788 , B82Y10/00
CPC classification number: B82Y10/00 , G11C2216/08 , H01L21/28273 , H01L29/7888
Abstract: A single electron memory device comprising quantum dots between a gate electrode and a single electron storage element and a method for manufacturing the same are provided. The single electron memory device includes a substrate (40) on which a nano scale channel region (C) is formed between a source (42) and a drain (44), and a gate lamination pattern (P) including quantum dots (50a) on the channel region (C). The gate lamination pattern (P) includes a lower layer (46) formed on the channel region (C), a single electron storage medium (48) storing a single electron tunneling through the lower layer formed on the lower layer (46), an upper layer (50) including quantum dots (50a) formed on the single electron storage medium (48), and a gate electrode (52) formed on the upper layer (50) to be in contact with the quantum dots (50a).
Abstract translation: 提供了一种在栅电极和单电子存储元件之间包括量子点的单电子存储器件及其制造方法。 单电子存储器件包括其上在源极（42）和漏极（44）之间形成纳米级沟道区（C）的衬底（40）以及包括量子点（50a）的栅极叠层图案（P） 在通道区域（C）上。 栅极叠层图案（P）包括形成在沟道区域（C）上的下层（46），存储穿过形成在下层（46）上的下层的隧穿单电子的单电子存储介质（48）， 包括形成在单个电子存储介质（48）上的量子点（50a）的上层（50）以及形成在上层（50）上以与量子点（50a）接触的栅电极（52）。 ＆lt;图像＆GT;
-
公开(公告)号：KR100360496B1
公开(公告)日：2002-11-13
申请号：KR1020000019822
申请日：2000-04-15
Applicant: 삼성전자주식회사
IPC: H01L27/115
Abstract: 본 발명은 EEPROM 혹은 플래쉬(Flash) 메모리의 플로팅 게이트(Floating Gate; FG) 를 2개의 양자점(quantum dot)으로 구성하고 이들을 Multi-value(다치)메모리에 응용한 다중 양자점 응용 단일 전자 다치 메모리 및 그 구동 방법(Double value Single Electron Memory using Multi-Quantum Dot and Driving Method thereof)을 기재한다. 본 발명에 따른 두 개의 양자점 응용 단일전자 메모리는 채널 상의 양단에 각각 플로팅 게이트를 형성한 다음 그 위에 절연층을 개재시켜 제어 게이트를 형성한 구조를 가진다. 따라서, 2개의 양자점을 응용하여 다치(Multi-value) 메모리 실현시킨다는 점과 다른 메모리들과는 달리 MOSFET의 스케일링(Scaling)에 따른 SCE와 같은 물리적 한계에 봉착치 않으면서 1Tb 이상의 초고집적 메모리를 구현할 수 있다.
-
公开(公告)号：KR1020010105454A
公开(公告)日：2001-11-29
申请号：KR1020000024212
申请日：2000-05-06
Applicant: 삼성전자주식회사
IPC: H01L21/336
CPC classification number: H01L29/66439 , B82Y10/00 , B82Y30/00 , H01L29/7613 , Y10S438/927 , Y10S438/962 , Y10S438/979
Abstract: SET 소자의 제작방법에 관해 개시된다. 개시된 SET 소자의 제작방법은, 절연기판 상에 소정 간격으로 이격된 소오스 전극과 드레인 전극을 형성하는 단계; 상기 소오스 전극과 드레인 전극 사이에 수 nm 두께의 금속층을 형성하는 단계; 상기 소오스 전극과 드레인 전극에 소정 전압을 인가하여 상기 금속층의 금속원자/이온의 이동에 의해 상기 소오스 전극과 드레인 전극 사이에 퀀텀도트를 형성하는 단계;를 포함한다. 이러한 방법에 따르면, 상기와 같은 본 발명에 따르면, SET 소자를 제작함에 있어서, SAM 법이나 리소그래피법에 의존하지 않고 간단한 방법에 의해 퀀텀도트를 형성할 수 있다. 따라서, 본 발명에 따르면, SET 소자는 물질에 대한 의존성이 없이 없으면서도 LSI 에 적용가능하게 된다. 뿐만 아니라, 퀀텀도트가 증착과 EM 과정에 의해 얻어지므로, 상기와 같은 잇점을 가지는 SET 소자를 대량 생산할 수 있게 된다.
-
-
-
-
-
-
-
-
-
Search Results
50
records
(took 0.033 seconds)
