Abstract:
SWP 통신 시에 소모되는 전력을 최소화 또는 줄일 수 있는 단일 와이어 프로토콜 통신에서의 데이터 통신 방법이 개시된다. SWP 통신의 경우에 양방향 통신이 단일 와이어 입출력(I/O)을 통해 서로 다른 데이터 전송 방식으로 수행된다. 먼저, 통신 패킷의 데이터 비트들 중에서 제1 로직상태를 갖는 비트들의 개수가 설정된 개수를 초과하는 지가 송신 시에 체크된다. 제1 로직상태를 갖는 비트들의 개수가 설정된 개수를 초과하면, 상기 통신 패킷의 데이터 비트들의 로직상태는 반전된다. 상기 로직상태의 반전 시에 통신 패킷의 극성 비트가 세팅될 수 있다. 상기 반전된 데이터 비트들이 상기 단일 와이어 입출력을 통해 전송될 때 전력 소모가 줄어든다. 본 발명의 개념에 따르면, 하드웨어의 추가적 부담없이 SWP 통신 시의 전력소모 이슈가 개선된다.
Abstract:
초음파를 이용하여 영상을 생성하는 방법은 소정 시간 동안 피검체의 생체 신호들을 획득하는 단계; 상기 소정 시간 동안 상기 피검체에 설정된 관심 영역을 향하여 조사된 초음파들의 에코 신호들을 이용하여 적어도 하나 이상의 초음파 프레임들을 생성하는 단계; 상기 관심 영역을 향하여 재조사된 초음파의 에코 신호를 이용하여 초음파 프레임을 재생성하고, 상기 초음파를 재조사하는 시점에서의 상기 피검체의 생체 신호를 재획득하는 단계; 및 상기 재생성된 초음파 프레임 및 상기 재획득된 생체 신호에 기초하여 상기 생성된 초음파 프레임들로부터 참조 프레임을 결정하는 단계;를 포함한다.
Abstract:
An integrated circuit memory system includes an integrated circuit device having a random access memory array, a non-volatile memory array (e.g., flash memory array) and a data transfer circuit therein. The memory arrays and data transfer circuit may be included in a common integrated circuit chip. The random access memory (RAM) array includes a plurality of columns of RAM cells and a first plurality of bit lines, which are electrically connected to the plurality of columns of RAM cells. The non-volatile memory array includes a plurality of columns of non-volatile memory cells and a second plurality of bit lines, which are electrically connected to a plurality of columns of non-volatile memory cells. The data transfer circuit is electrically connected to the first and second pluralities of bit lines. The data transfer circuit is configured to support direct bidirectional communication between the first and second pluralities of bit lines.
Abstract:
본 발명에 따른 메모리 시스템은: 메모리; 및 상기 메모리를 제어하는 메모리 제어기를 포함하되, 상기 메모리는, 랜덤 억세스를 수행할 수 있는 메모리 어레이를 갖는 랜덤 억세스 가능 메모리; 낸드 플래시 메모리; 및 상기 메모리 제어기가 상기 랜덤 억세스 가능 메모리를 제어할지 혹은 상기 낸드 플래시 메모리를 제어할지 선택하는 선택회로를 포함한다. 랜덤 억세스, 낸드
Abstract:
A flash memory system capable of improving access performance and an access method thereof are provided to access memory cells by considering threshold voltage distribution of the memory cells. A flash memory device(130) includes a plurality of storing regions. A content memory(110) stores setting information corresponding to each of the plurality of storing regions. A processing unit(150) sets operation condition of the flash memory device by referring to the setting information, during access operation of the flash memory device. The flash memory device is a NAND flash memory device. The plurality of storing regions is a page unit.