-
公开(公告)号：KR100571315B1
公开(公告)日：2006-08-30
申请号：KR1019980021771
申请日：1998-06-11
Applicant: 삼성전자주식회사
IPC: H01L21/265
Abstract: 본 발명은 반도체 소자의 저도핑 드레인 구조의 형성 방법에 관한 것으로서,단순한 공정에 의해서 저도핑 드레인 구조를 형성할 수 있는 방법을 제공하는 것을 목적으로 한다.
이러한 목적을 달성하기 위하여 본 발명은 게이트와 게이트의 측면을 포함하는 실리콘 기판의 소정의 부분에 이온 주입 마스크를 형성하는 단계를 포함하는 것을 특징으로 합니다. 이에, 고농도의 소스와 드레인 영역을 형성한 후 이온 주입 마스크를 제거하고, 게이트를 마스크로 하여 실리콘 기판의 소정의 부분에 저농도로 이온을 주입함으로써, 저도핑 드레인 구조를 형성할 수 있습니다.-
公开(公告)号：KR1020000002580A
公开(公告)日：2000-01-15
申请号：KR1019980023412
申请日：1998-06-22
Applicant: 삼성전자주식회사
IPC: H01L27/108
Abstract: PURPOSE: A capacitor production method is provided to realize integration of the element by reducing the space occupied by the capacitor in the semiconductor chip. CONSTITUTION: The capacitor for a semiconductor element is produced in the process of; forming a multi-crystalline silicon film having a lug on the oxide film; exposing the lug and the environs of the lug and forming an oxide mask on the multi-crystalline silicon film; forming a field oxide with built-in 1st silicon plate; removing a multi-crystalline silicon film(104) and an oxide film.
Abstract translation: 目的：提供一种电容器制造方法，通过减少半导体芯片中电容器占用的空间来实现元件的集成。 构成：半导体元件的电容器是在 在所述氧化物膜上形成具有凸耳的多晶硅膜; 暴露凸耳和凸耳的周围并在多晶硅膜上形成氧化物掩模; 形成具有内置第一硅板的场氧化物; 去除多晶硅膜（104）和氧化膜。
-
公开(公告)号：KR1020000001488A
公开(公告)日：2000-01-15
申请号：KR1019980021771
申请日：1998-06-11
Applicant: 삼성전자주식회사
IPC: H01L21/265
Abstract: PURPOSE: A forming method of an LDD(lightly doped drain) is provided to simplify manufacturing process. CONSTITUTION: The LDD forming method comprises the steps of: forming a gate oxide(104) on a silicon substrate; forming a gate(105) on the gate oxide; forming a heavily doped source and drain regions(114,115) by ion-implanting using an ion-implantation mask including the gate and the side portions of the gate; removing the ion-implantation mask; and forming an LDD regions(116,117) by ion-implanting using the gate(105) as an ion-implantation mask.
Abstract translation: 目的：提供LDD（轻掺杂漏极）的形成方法，以简化制造过程。 构成：LDD形成方法包括以下步骤：在硅衬底上形成栅极氧化物（104）; 在栅极氧化物上形成栅极（105）; 通过使用包括所述栅极和所述栅极的侧部的离子注入掩模通过离子注入形成重掺杂的源区和漏区（114,115）; 去除离子注入掩模; 以及通过使用栅极（105）作为离子注入掩模通过离子注入形成LDD区域（116,117）。
-
公开(公告)号：KR1019980038792A
公开(公告)日：1998-08-17
申请号：KR1019960057720
申请日：1996-11-26
Applicant: 삼성전자주식회사
IPC: H01L21/304
Abstract: 본 발명은, 다층구조의 반도체기판 상에 형성되는 층간 절연막을 용이하게 평탄화시킬 수 있는 반도체기판의 층간 절연막의 평탄화방법 및 그에 따른 구조에 관한 것이다.
본 발명은, 금속배선이 형성된 반도체기판 상에 제 1 절연막을 형성하는 단계, 상기 제 1 절연막이 형성된 상기 반도체기판을 1차 에치백하는 단계, 상기 1차 에치백공정이 진행된 상기 반도체기판 상에 제 2 절연막을 형성하는 단계, 상기 제 2 절연막이 형성된 상기 반도체기판 상부에 포토레지스트를 전면도포하는 단계, 상기 포토레지스트가 전면도포된 상기 반도체기판 상부를 2차 에치백하는 단계, 상기 2차 에치백공정이 진행된 상기 반도체기판 상부에 3차 에치백공정을 수행하는 단계 및 상기 3차 에치백공정이 진행된 상기 반도체기판 상부에 제 3 절연막을 형성하는 단계로 이루어짐을 특징으로 한다.
따라서, 반도체기판 상에 층간 절연막을 용이하게 평탄화시킬 수 있는 효과가 있다.-
Patent Agency Ranking
公开(公告)号：KR100481832B1
公开(公告)日：2005-07-18
申请号：KR1019970035193
申请日：1997-07-25
Applicant: 삼성전자주식회사
Abstract: 본 발명은 반도체장치의 제조방법 및 이에 따라 제조되는 반도체장치에 관한 것이다.
본 발명은,반도체장치의 제조방법에 있어서, 필드산화막 상의 국부적인 영역에 패드폴리막을 형성시키는 단계; 상기 패드폴리막이 형성된 영역을 포함하는 반도체 기판 상에 절연막을 형성시키는 단계; 상기 패드폴리막이 형성된 영역의 절연막을 제거시켜 상기 패드폴리막을 노출시키는 단계; 및 상기 노출된 패드폴리막 상에 금속막을 형성시키는 단계를 구비하여 이루어짐을 특징으로 한다.
따라서, 와이어본딩공정의 수행시 발생되는 불량을 억제시킴으로써 제품의 신뢰도 및 생산성이 향상되는 효과가 있다.-
公开(公告)号：KR1019970053958A
公开(公告)日：1997-07-31
申请号：KR1019950059357
申请日：1995-12-27
Applicant: 삼성전자주식회사
Inventor： 김희란
IPC: H01L27/10
Abstract: 본발명은 웨이퍼상에 형성된 반도체칩내의 레이아웃에 관한 것으로서, 웨이퍼상에 형성된 다수의 회로패턴이 스크라이브라인(10)에 의해서 구분되고, 회로기능을 수행하는 내부셀영역(20)과, 패드영역(40)과, 상기 내부셀영역(20)과 상기 패트영역(40)사이의 정보를 전달하는 기능을 갖는 입출력셀영역(30)을 포함하고, 상기 입출력셀영역(30)상에 패드영역(40)이 적층되어 있고, 그리고 상기 입출력셀영역과 상기 패드영역사이에 소정두꼐의 절연막을 형성하는 구조를 갖는다. 상술한 반도체칩의 레이아웃에 의하면 패드영역이 입출력셀영역상에 적층되어 있기 때문에 패드영역만큼의 내부셀영역을 확장할 수 있고, 또한 그 적층된 구조에서 그들 사이에는 소정두계의 절연막이 형성되어 있어서 패키징시에 상기 패드 영역(40)을 통하여 공급되는 전원에 기인하여 그 패드영역(40)이 손상 받지 않게 하였다.
-
公开(公告)号：KR1019990025132A
公开(公告)日：1999-04-06
申请号：KR1019970046636
申请日：1997-09-10
Applicant: 삼성전자주식회사
IPC: H01L21/28
Abstract: 본 발명은 소자와 소자의 연결을 위해서 형성되는 반도체장치의 콘택 형성방법에 관한 것이다.
본 발명은, 게이트산화막을 개재하여 다수의 게이트전극이 형성된 반도체기판 상부 전면에 제 1 절연막을 형성하는 단계, 상기 제 1 절연막 상에 통상의 사진식각공정을 수행하여 원하는 직경 보다 큰 제 1 콘택홀을 상기 다수의 게이트전극 사이에 형성하는 단계, 상기 제 1 절연막 상에 제 2 절연막을 형성하는 단계, 에치백공정을 수행하여 상기 제 1 콘택홀의 측벽의 제 1 절연막 상에 스페이서를 형성함으로서 원하는 직경을 가지는 제 2 콘택홀을 형성하는 단계, 상기 제 2 콘택홀 내부에 금속물질을 증착하여 금속막을 형성하는 단계를 구비하여 이루어지는 것을 특징으로 한다.
따라서, 원하는 콘택홀의 직경보다 큰 제 1 콘택홀을 형성함으로서 노광장비의 정렬한계의 범위를 향상시킬 수 있고, 게이트전극 측벽에 스페이서를 형성함으로서 스텝커버리지를 향상시킬 수 있는 효과가 있다.-
公开(公告)号：KR100522325B1
公开(公告)日：2006-05-09
申请号：KR1019980023412
申请日：1998-06-22
Applicant: 삼성전자주식회사
IPC: H01L27/108
Abstract: 본 발명은 필드 산화물을 성장시키는 세폭스(SEPOX) 공정을 사용하여 커패시터를 제조하는 방법에 관한 것이다. 본 발명의 목적은 일정한 정전용량을 유지하면서 반도체 칩 내에서 커패시터가 차지하는 공간을 축소시켜서 소자의 집적화를 구현하고, 반도체 칩 위에서 커패시터가 차지하는 면적은 동일하게 유지하면서 정전용량을 증가시킬 수 있는 커패시터 제조 방법을 제공하는데 있다. 이러한 목적을 달성하기 위하여 본 발명은 산화막이 형성된 실리콘 기판이 준비되는 단계와, 산화막 위에 돌출부를 갖는 다결정 실리콘막이 형성되는 단계와, 다결정 실리콘막이 부분적으로 산화되어 형성된 제 1 다결정 실리콘판이 내재된 필드 산화물이 형성되는 단계 및 내재된 제 1 다결정 실리콘판에 대응하는 제 2 다결정 실리콘판이 필드 산화물 위에 형성되는 단계를 포함하는 반도체 소자의 커패시터 제조 방법을 제공한다.
-
公开(公告)号：KR1019990011938A
公开(公告)日：1999-02-18
申请号：KR1019970035193
申请日：1997-07-25
Applicant: 삼성전자주식회사
Abstract: 본 발명은 반도체장치의 제조방법 및 이에 따라 제조되는 반도체장치에 관한 것이다.
본 발명은, 반도체장치의 제조방법에 있어서, 필드산화막 상의 국부적인 영역에 패드폴리막을 형성시키는 단계; 상기 패드폴리막이 형성된 영역을 포함하는 반도체 기판 상에 절연막을 형성시키는 단계; 상기 패드폴리막이 형성된 영역의 절연막을 제거시켜 상기 패드폴리막을 노출시키는 단계; 및 상기 노출된 패드폴리막 상에 금속막을 형성시키는 단계를 구비하여 이루어짐을 특징으로 한다.
따라서, 와이어본딩공정의 수행시 발생되는 불량을 억제시킴으로써 제품의 신뢰도 및 생산성이 향상되는 효과가 있다.
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.017 seconds)
