Abstract:
본 발명은 플래시 메모리를 포함한 데이터 저장 장치 및 그것의 머지 방법에 관한 것이다. 본 발명에 따른 데이터 저장 장치는 플래시 메모리와 컨트롤러를 포함한다. 상기 플래시 메모리는 FAT 정보를 저장한다. 그리고 상기 컨트롤러는 머지 동작 시 상기 FAT 정보를 참조하여 상기 플래시 메모리의 데이터 블록에 저장된 데이터를 새로운 데이터 블록으로 선택적으로 복사한다. 본 발명에 따른 데이터 저장 장치 및 그것의 머지 방법은 FAT 정보를 참조하여 머지 동작을 선택적으로 수행하기 때문에 종래의 머지 방법에 비하여 머지 동작 시간을 줄일 수 있다.
Abstract:
본 발명은 플래시 메모리를 포함한 데이터 저장 장치 및 그것의 머지 방법에 관한 것이다. 본 발명에 따른 데이터 저장 장치는 플래시 메모리와 컨트롤러를 포함한다. 상기 플래시 메모리는 FAT 정보를 저장한다. 그리고 상기 컨트롤러는 머지 동작 시 상기 FAT 정보를 참조하여 상기 플래시 메모리의 데이터 블록에 저장된 데이터를 새로운 데이터 블록으로 선택적으로 복사한다. 본 발명에 따른 데이터 저장 장치 및 그것의 머지 방법은 FAT 정보를 참조하여 머지 동작을 선택적으로 수행하기 때문에 종래의 머지 방법에 비하여 머지 동작 시간을 줄일 수 있다.
Abstract:
A flash memory management method is provided. According to the method, when a request to write the predetermined data to a page to which data has been written is made, the predetermined data is written to a log block corresponding to a data block containing the page. When a request to write the predetermined data to the page again is received, the predetermined data is written to an empty free page in the log block. Even if the same page is requested to be continuously written to, the management method allows this to be processed in one log block, thereby improving the effectiveness in the use of flash memory resources.
Abstract:
A semiconductor memory device and a bit error detection method thereof are provided to correct the bit error with an ECC(Error Checking and Correction) circuit and detect the bit error not detected in the ECC circuit by using a CRC(Cyclic Redundancy Check) circuit. The CRC circuit(230) generates a write CRC code for data to be stored in a cell array(210). Each ECC circuit(240,250) generates an ECC code for the data, and detects and corrects the bit error of the data by using the ECC code in a read operation. The CRC circuit generates a read CRC code for the data corrected by the ECC circuit during the read operation, and detects the error bit of the data by comparing the read CRC code with the write CRC code. The CRC circuit includes a CRC engine receiving the data corrected by the ECC circuit and generating the read CRC code, and a comparator generating a pass signal in case that both codes are matched and generating a fail signal in the case that both codes are unmatched.
Abstract:
본 발명에 따른 메모리 장치는 데이터를 저장하는 플래시 메모리와 상기 플래시 메모리의 상태 정보에 대한 메타 데이터를 저장하는 하나 이상의 FRAM을 가지며, 전원 공급이 차단된 후 다시 전원이 공급될 때 상기 FRAM에 있는 상기 메타 데이터를 읽어 상기 플래시 메모리의 동작을 복구하는 플래시 메모리 컨트롤러를 포함하는 것을 특징으로 한다.
Abstract:
여기에 제시되는 저장 시스템은 데이터를 저장하는 저장 매체와; 상기 저장 매체에 쓰여질 데이터를 임시 저장하는 버퍼 메모리와; 그리고 외부로부터 쓰기 되물리기 정보가 입력될 때, 상기 임시 저장된 데이터를 상기 저장 매체로 옮겨쓰는 작업을 무효화시키는 제어 장치를 포함한다.
Abstract:
본 발명은 비휘발성 메모리가 캐쉬로 사용되는 저장 장치 및 그 동작 방법에 관한 것으로서, 더욱 상세하게는 전원이 차단된 경우에도 데이터가 남아있는 비휘발성 메모리가 캐쉬로 사용되는 저장 장치 및 그 동작 방법에 관한 것이다. 본 발명의 실시예에 따른 비휘발성 메모리가 캐쉬로 사용되는 저장 장치는, 주 저장 매체, 상기 주 저장 매체의 캐쉬로 사용되며, 데이터의 고정 여부에 따라 고정 영역 및 비고정 영역을 포함하는 비휘발성 메모리, 및 상기 비휘발성 메모리에 할당되는 블록을 관리하는 블록 관리부를 포함한다. 비휘발성 메모리, 캐쉬, 블록 회수, 정전 복구
Abstract:
A storage device using a non-volatile memory as a cache and management method thereof are provided to safely recover data after sudden power-off by dividing an area of the non-volatile memory as a fixed and unfixed area according to fixation of the data, and managing the areas. The storage device includes a main storage medium(110), the non-volatile memory(120) used as a cache of the main storage medium and including the fixed/unfixed area, and a block manager(130) managing blocks assigned to the non-volatile memory. The block manger manages the area of the non-volatile memory by converting the non-volatile memory into a circular structure. Two points for dividing the fixed and unfixed area are set in the circular structure. The two points is a point assigning the blocks in the fixed and unfixed area, and the last point assigning the blocks.
Abstract:
본 발명에 따른 메모리 장치는 데이터를 저장하는 플래시 메모리와 상기 플래시 메모리의 상태 정보에 대한 메타 데이터를 저장하는 하나 이상의 FRAM을 가지며, 전원 공급이 차단된 후 다시 전원이 공급될 때 상기 FRAM에 있는 상기 메타 데이터를 읽어 상기 플래시 메모리의 동작을 복구하는 플래시 메모리 컨트롤러를 포함하는 것을 특징으로 한다.
Abstract:
A computing system having a scheme capable of invalidating data stored in a buffer memory is provided to prevent unnecessary write operation of the stored in the buffer memory, and control the write operation of invalid data stored in the buffer memory by referring to validity/invalidity information, which is received from an upper level, of the data stored in the buffer memory. A buffer memory(240) temporarily stores the data to be stored to a storage device(220). A memory(120) stores a device driver needed for managing the buffer memory. A controller(260) controls the buffer memory by using the device driver. The controller manages write state information, which is used for invalidating the data temporarily stored in the buffer memory when the temporarily stored data is processed as the invalid data, by using a mapping table(261). The controller updates the write state information by the information related to the temporarily stored data.