公开(公告)号：KR20210029870A

公开(公告)日：2021-03-17

申请号：KR1020190110620A

申请日：2019-09-06

Applicant: 삼성전자주식회사

Inventor： 이경환 ,  김용석 ,  김태훈 ,  박석한 ,  사토루 야마다 ,  홍재호

IPC: H01L45/00

CPC classification number: H01L45/08 ,  H01L21/02178 ,  H01L21/02181 ,  H01L21/02194 ,  H01L21/32055 ,  H01L21/76838 ,  H01L21/76897 ,  H01L27/2454 ,  H01L29/36 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/145 ,  H01L45/146 ,  H01L45/1616

Abstract: 정보 저장 구조물을 포함하는 반도체 소자를 제공한다. 이 반도체 소자는 기판 상의 적층 구조물, 상기 적층 구조물은 제1 방향을 따라 교대로 적층된 게이트 전극들 및 절연 층들을 포함하고; 상기 제1 방향으로 상기 적층 구조물을 관통하는 수직 개구부, 상기 수직 개구부는 채널 구조물을 포함하고; 및 상기 기판 상의 불순물 영역을 포함한다. 상기 채널 구조물은 상기 수직 개구부의 내벽 상의 반도체 층, 및 상기 반도체 층 상에서 공공(vacancy)을 포함하는 가변 저항 물질 층을 포함하고, 상기 가변 저항 물질 층의 상기 공공의 농도는 상기 반도체 층에 가까운 상기 가변 저항 물질 층 내의 공공의 농도 보다 상기 채널 구조물의 중심에 가까운 상기 가변 저항 물질 층 내의 공공의 농도가 높도록 상기 가변 저항 물질 층의 폭을 따라 변화하고, 상기 반도체 층은 상기 채널 구조물의 하부에서 상기 불순물 영역과 접촉한다.

公开(公告)号：KR1020160126487A

公开(公告)日：2016-11-02

申请号：KR1020150057539

申请日：2015-04-23

Applicant: 삼성전자주식회사

Inventor： 박석한 ,  김우진 ,  심정섭 ,  정기욱

IPC: H01L21/027 ,  H01L21/308

Abstract: 본발명의기술적사상에의한미세패턴형성방법은, 피식각층위에규칙적으로배열된복수의실린더형가이드를형성하는단계, 복수의실린더형가이드및 피식각층의노출표면위에라이너를형성하는단계, 복수의실린더형가이드및 피식각층을덮는블록공중합체층을형성하는단계, 블록공중합체층을상분리하여규칙적인배열을이루는복수의제1 도메인및 복수의제1 도메인을각각포위하는제2 도메인을형성하는단계, 복수의제1 도메인을제거하는단계, 및복수의실린더형가이드및 제2 도메인을식각마스크로이용하여피식각층을식각하여피식각층에복수의홀을형성하는단계를포함한다.

公开(公告)号：KR1020170006655A

公开(公告)日：2017-01-18

申请号：KR1020150097610

申请日：2015-07-09

Applicant: 삼성전자주식회사

Inventor： 박석한

IPC: H01L21/762 ,  H01L21/78 ,  H01L21/316 ,  H01L21/225

CPC classification number: H01L21/324 ,  H01L21/022 ,  H01L21/02222 ,  H01L21/02326 ,  H01L21/3086 ,  H01L21/32105 ,  H01L21/76229 ,  H01L21/76232 ,  H01L27/10805 ,  H01L27/10897

Abstract: 소자분리구조형성방법으로, 제1 및제2 영역의기판상에하드마스크를형성한다. 상기하드마스크를이용하여상기기판을식각하여, 상기제1 영역에제1 액티브패턴들과제2 영역에제2 액티브패턴들을형성하고, 상기제1 액티브패턴들사이에제1 폭의제1 트렌치와상기제2 액티브패턴들사이에상기제1 폭보다좁은제2 폭의제2 트렌치를형성한다. 상기하드마스크상에, 상기제2 트렌치를채우면서상기제1 트렌치의표면을따라컨포멀하게제1 산화막을형성한다. 상기제1 산화막상에상기제1 트렌치의표면을따라컨포멀하게폴리실리콘막을형성한다. 상기폴리실리콘막상에상기제1 트렌치를채우는스핀온유전막을형성한다. 그리고, 상기스핀온유전막및 상기폴리실리콘막을산소를포함하는반응분위기에서열처리하여산화물로변환시켜상기제1 트렌치내에각각제2 및제3 산화막을형성한다. 상기소자분리구조를포함하는반도체소자는우수한전기적특성을가질수 있다.

Abstract translation: 一种形成隔离结构的方法，其中硬掩模形成在基板的第一区域和第二区域上; 使用硬掩模作为蚀刻掩模蚀刻衬底，以在第一区域中形成多个第一有源图案，并且在第二区域中形成多个第二有源图案，第一有源图案之间的第一沟槽具有第一沟槽宽度， 并且所述第二有源图案之间的第二沟槽具有小于所述第一沟槽宽度的第二沟槽宽度; 在硬掩模和第一和第二沟槽上形成第一氧化物层; 第一氧化物层保形地形成在第一沟槽的内壁上并填充第二沟槽; 在第一氧化物层上保形地形成多晶硅层，并且在多晶硅层上形成自旋电介质（SOD）层以填充第一沟槽; 并且使用含氧气体对SOD层和多晶硅层进行退火，使得SOD层和多晶硅层分别在第一沟槽中转变为第二氧化物层和第三氧化物层，得到半导体器件 具有隔离结构，具有良好的隔离特性。

公开(公告)号：KR1020160133312A

公开(公告)日：2016-11-22

申请号：KR1020150066254

申请日：2015-05-12

Applicant: 삼성전자주식회사

Inventor： 박석한

IPC: H01L21/033 ,  H01L21/027

CPC classification number: H01L21/31144 ,  H01L21/02118 ,  H01L21/0337 ,  H01L21/31133 ,  H01L21/32139 ,  H01L27/10852 ,  H01L27/10894

Abstract: 기판상의피쳐층위에마스크층을형성하고, 제1 영역에서마스크층위에제1 피치로규칙적으로배열된복수의가이드를형성한다. 제1 피치보다큰 폭의분리영역을사이에두고제1 영역으로부터이격된제2 영역에서는마스크층위에제1 피치로규칙적으로배열된복수의더미가이드를형성한다. 복수의가이드및 복수의더미가이드를포위하는블록공중합체층을형성한후 상분리하여자기조립층을형성한다. 자기조립층을이용하여마스크층을식각하여마스크패턴을형성한후 제2 영역에서는피쳐층에상기마스크패턴의형상이전사되는것을차단하면서제1 영역에서피쳐층에마스크패턴의형상을전사한다.

Abstract translation: 一种形成图案的方法，所述方法包括在基底上的特征层上形成掩模层; 在第一区域中在掩模层上规则排列有第一间距的引导件和在掩模层上规则排列有第一间距的虚拟引导件在与第一区域间隔开的第二区域中具有分隔区域，分离区域具有 宽度大于第一节距; 在掩模层上形成嵌段共聚物层; 相分离嵌段共聚物层以形成自组装层; 通过使用自组装层蚀刻掩模层来形成掩模图案; 以及通过将掩模图案的形状转移到第一区域中的特征层，同时阻挡掩模图案的形状被转移到第二区域中的特征层来图案化特征层。

公开(公告)号：KR1020160133311A

公开(公告)日：2016-11-22

申请号：KR1020150066253

申请日：2015-05-12

Applicant: 삼성전자주식회사

Inventor： 박석한

IPC: H01L21/033 ,  H01L21/027

CPC classification number: H01L21/31144 ,  H01L21/02118 ,  H01L21/0337 ,  H01L21/31133 ,  H01L21/32139 ,  H01L27/10847 ,  H01L27/10897

Abstract: 제1 영역에서기판상의피쳐층위에복수의개구가형성된제1 가이드패턴을형성한다. 제1 영역및 제2 영역에서제1 가이드패턴을통해노출되는피쳐층을덮는제2 가이드패턴을형성한다. 제1 가이드패턴및 제2 가이드패턴을덮는블록공중합체층을형성하고상분리하여제1 영역에복수의제1 수직도메인과복수의제1 수직도메인을포위하는제2 수직도메인을형성한다. 제1 영역에서복수의제1 수직도메인을제거하고, 제1 영역에서제2 수직도메인을식각마스크로이용하여제1 가이드패턴피쳐층을식각하여복수의홀이형성된피쳐패턴을형성한다.

Abstract translation: 一种形成图案的方法，包括在具有第一和第二区域的基板上形成特征层; 在所述第一区域上形成第一引导图案，所述第一引导图案在其中具有开口，所述开口暴露所述特征层; 形成覆盖在所述第一区域上通过所述第一引导图案暴露的所述特征层并覆盖所述第二区域的第二引导图案; 在所述第一和第二区域上形成覆盖所述第一引导图案和所述第二引导图案的嵌段共聚物层; 相分离嵌段共聚物层以形成第一垂直域和第二垂直域; 去除第一区域上的第一垂直域; 以及使用所述第二垂直域作为所述第一区域上的蚀刻掩模蚀刻所述第一引导图案和所述特征层，以形成其中具有孔的特征图案。

公开(公告)号：KR100620430B1

公开(公告)日：2006-09-06

申请号：KR1020050036322

申请日：2005-04-29

Applicant: 삼성전자주식회사

Inventor： 박석한 ,  박주성 ,  한동현

IPC: H01L21/027

公开(公告)号：KR1020170021010A

公开(公告)日：2017-02-27

申请号：KR1020150115253

申请日：2015-08-17

Applicant: 삼성전자주식회사

Inventor： 박석한

IPC: H01L21/027 ,  H01L21/762

CPC classification number: H01L21/0337 ,  G03F7/0002 ,  H01L21/31144 ,  H01L21/32139 ,  H01L21/76816 ,  H01L27/10814 ,  H01L27/10823 ,  H01L27/10852 ,  H01L27/10876 ,  H01L27/10885 ,  H01L27/10894

Abstract: 반도체장치의패턴형성방법에있어서, 기판상에대상막을형성한다. 대상막상에복수의가이딩필라들및 적어도하나의가이딩댐을형성한다. 가이딩필라들및 가이딩댐 사이의공간에블록공중합체를포함하는자기정렬막을형성하여가이딩필라들주변에정렬되는제1 블록들및 가이딩댐 주변에정렬되는제2 블록들을형성한다. 가이딩댐을적어도부분적으로커버하는트림패턴을형성한다. 제1 블록들을대상막에전사한다.

Abstract translation: 在形成半导体器件的图案的方法中，在基板上形成目标层。 多个引导柱和至少一个引导坝形成在物体层上。 在引导柱和引导堤之间的空间中形成包括嵌段共聚物的自对准层，使得围绕引导柱对准的第一块和围绕引导坝对准的第二块形成。 形成至少部分地覆盖引导堤的修剪图案。 第一个块被传送到对象层。

公开(公告)号：KR1020170009183A

公开(公告)日：2017-01-25

申请号：KR1020150100811

申请日：2015-07-16

Applicant: 삼성전자주식회사

Inventor： 박석한

IPC: H01L21/762 ,  H01L21/108 ,  H01L21/316

CPC classification number: H01L21/76224 ,  H01L21/02126 ,  H01L21/02142 ,  H01L21/02164 ,  H01L21/02216 ,  H01L21/0223 ,  H01L21/02282 ,  H01L21/02318 ,  H01L21/02323 ,  H01L21/0234 ,  H01L21/02348 ,  H01L21/31051 ,  H01L27/10814 ,  H01L27/10817 ,  H01L27/10823 ,  H01L27/10847 ,  H01L27/10855 ,  H01L27/10876 ,  H01L27/10897 ,  H01L29/0642

Abstract: 반도체장치제조방법에있어서, 반도체기판상부에트렌치를형성한다. 반도체기판상에트렌치를채우도록실록산조성물을도포하여예비매립절연막을형성한다. 약 50C 내지약 150C의온도에서수행되는저온경화공정을통해예비매립절연막을폴리실록산을포함하는매립절연막으로변환시킨다. 매립절연막을평탄화하여소자분리막을형성한다.

Abstract translation: 一种制造半导体器件的方法，包括以下步骤：在半导体衬底的上部形成沟槽，形成初步填充绝缘层，通过在半导体衬底上涂覆硅氧烷组合物以填充进行低温固化过程的沟槽 温度在约50℃至约150℃的范围内，使得预填充绝缘层被转化成包括聚硅氧烷的填充绝缘层，并通过平坦化填充绝缘层形成隔离层。

公开(公告)号：KR1020160126488A

公开(公告)日：2016-11-02

申请号：KR1020150057540

申请日：2015-04-23

Applicant: 삼성전자주식회사

Inventor： 박석한 ,  심정섭 ,  서범석

IPC: H01L21/027 ,  H01L21/308

CPC classification number: H01L21/31144 ,  H01L21/0337 ,  H01L21/32139

Abstract: 본발명의기술적사상에의한미세패턴형성방법은, 제1 영역및 제2 영역을포함하는기판위에피쳐층을형성하는단계, 제1 영역의피쳐층위에규칙적으로배열되는복수의제1 필라형가이드및 제1 영역및 제2 영역의경계부분의피쳐층위에배열되고복수의제1 필라형가이드보다직경이큰 복수의제2 필라형가이드를형성하는단계, 피쳐층, 복수의제1 필라형가이드및 복수의제2 필라형가이드의표면에라이너를형성하는단계, 라이너위에서복수의제1 필라형가이드및 복수의제2 필라형가이드각각의주위에블록공중합체층을형성하는단계, 블록공중합체층을상분리하여, 복수의제1 필라형가이드와규칙적인배열을이루는복수의제1 도메인및 복수의제1 도메인을각각포위하는제2 도메인을형성하는단계, 복수의제1 도메인을제거하는단계, 및제2 도메인을식각마스크로이용하여피쳐층을식각하여피쳐층에복수의홀을형성하는단계를포함한다.

Abstract translation: 提供了一种形成精细图案的方法，当形成超过光刻工艺的分辨率极限的高度集成的半导体器件所需的图案时，能够以精细的间距重复地形成多个图案。

公开(公告)号：KR1020060036845A

公开(公告)日：2006-05-02

申请号：KR1020040085960

申请日：2004-10-26

Applicant: 삼성전자주식회사

Inventor： 박석한

IPC: H01L27/108 ,  H01L21/8242

CPC classification number: H01L27/10885 ,  H01L27/10855 ,  H01L27/10888

Abstract: 비트라인들 사이의 기생용량을 줄일 수 있는 반도체소자의 제조방법 및 그에 의하여 제조된 반도체소자를 제공한다. 이 방법은 반도체기판 내에 소자분리막을 형성하여 활성영역들을 한정하는 것을 포함한다. 상기 반도체기판 상에 상기 활성영역들을 가로지르는 복수개의 평행한 워드라인들을 형성한다. 상기 워드라인들을 갖는 반도체기판 상에 제1 층간절연막을 형성한다. 상기 제1 층간절연막을 관통하며 상기 활성영역들과 각각 접촉되는 스토리지 노드 패드들 및 비트라인 패드들을 형성한다. 상기 스토리지 노드 패드들 및 비트라인 패드들을 갖는 반도체기판 상에 제2 층간절연막을 형성한다. 상기 제2 층간절연막을 패터닝하여 상기 비트라인 패드들을 노출시키는 비트라인 콘택홀들을 형성한다. 상기 제2 층간절연막 상에 상기 비트라인 콘택홀들을 통하여 상기 비트라인 패드들과 접촉되는 복수개의 평행한 비트라인 패턴들을 형한다. 적어도 상기 비트라인 패턴들 사이의 공간을 채우는 제3 층간절연막을 형성한다. 이 경우에, 상기 제3 층간절연막은 저유전막으로 형성된다. 상기 제3 층간절연막을 갖는 반도체기판 상에 제4 층간절연막을 형성한다.