公开(公告)号：KR1020160034163A

公开(公告)日：2016-03-29

申请号：KR1020150011322

申请日：2015-01-23

Applicant: 삼성전자주식회사

Inventor： 박판제 ,  김수태 ,  김동현 ,  김하영 ,  도정호 ,  박선영 ,  백상훈 ,  최재완

IPC: H01L29/49 ,  H01L29/423

CPC classification number: H01L29/49 ,  H01L29/42312

Abstract: 본발명은전계효과트랜지스터를포함하는반도체소자및 이의제조방법에관한것이다. 본발명에따른반도체소자는, PMOSFET 영역과 NMOSFET 영역을포함하는기판; 상기 PMOSFET 영역상에제공되는제1 게이트전극및 제2 게이트전극; 상기 NMOSFET 영역상에제공되는제3 게이트전극및 제4 게이트전극; 상기제1 및제4 게이트전극들과각각연결되는제1 콘택및 제2 콘택; 및상기제1 및제3 게이트전극들사이및 상기제2 및제4 게이트전극들사이를가로지르는게이트컷 영역을포함할수 있다. 이때, 평면적관점에서, 각각의상기제1 및제2 콘택들의일부는상기게이트컷 영역과중첩될수 있다.

Abstract translation: 本发明涉及具有场效应晶体管的半导体器件及其制造方法。 根据本发明，半导体器件包括：包括p型金属氧化物半导体场效应晶体管（PMOSFET）区域和n型金属氧化物半导体场效应（NMOSFET）区域的衬底; PMOSFET区上的第一栅电极和第二栅电极; NMOSFET区上的第三栅电极和第四栅电极; 分别连接到第一栅电极和第四栅电极的第一触点和第二触点; 以及通过第一和第三栅极之间以及第二和第四栅电极之间的栅极切割区域。 当从平面图看时，第一和第二触点中的每一个的一部分可以与栅极切割区域重叠。

公开(公告)号：KR102133377B1

公开(公告)日：2020-07-15

申请号：KR1020150011322

申请日：2015-01-23

Applicant: 삼성전자주식회사

Inventor： 박판제 ,  김수태 ,  김동현 ,  김하영 ,  도정호 ,  박선영 ,  백상훈 ,  최재완

IPC: H01L29/49 ,  H01L29/423