公开(公告)号：WO2022119181A1

公开(公告)日：2022-06-09

申请号：PCT/KR2021/016809

申请日：2021-11-16

Applicant: 삼성전자주식회사

Inventor： 안현진 ,  김창완 ,  박해윤 ,  박혜림 ,  이형우 ,  장태혁

IPC: D06F58/38 ,  D06F58/46 ,  D06F58/48 ,  D06F34/05 ,  D06F34/26 ,  D06F34/30 ,  D06F34/32 ,  D06F34/34 ,  D06F58/26 ,  D06F58/20

Abstract: 건조기는 통신 인터페이스, 디스플레이, 건조 대상물을 수용하는 드럼, 상기 드럼의 회전에 따라 자가 발전하여 생성된 전력을 이용하여 상기 통신 인터페이스와 무선 통신 링크를 구축하는 센싱 장치, 상기 드럼에 열풍을 공급하는 열풍 공급 장치 및 상기 센싱 장치와 상기 통신 인터페이스 간에 상기 무선 통신 링크가 구축됨에 응답하여, 상기 디스플레이에 제1 오브젝트를 표시하는 프로세서를 포함한다.

公开(公告)号：KR1020110014443A

公开(公告)日：2011-02-11

申请号：KR1020090072112

申请日：2009-08-05

Applicant: 삼성전자주식회사

Inventor： 장세명 ,  김대익 ,  박혜림 ,  현창석

IPC: H01L21/76

CPC classification number: H01L21/76229 ,  H01L21/3086

Abstract: PURPOSE: A method for fabricating a semiconductor device is provided to simplify a process and manufacturing costs by using a trench oxide film remaining in forming element isolation film as a protective film. CONSTITUTION: A buffer oxide layer(200) is formed in first and second region in a semiconductor substrate(100). A plurality of first auxiliary mask patterns(310a) are formed on the buffer oxide layer of a first area. A plurality of second auxiliary mask patterns(610a) are formed between two adjacent first auxiliary mask pattern. First and the second mask patterns are formed by trimming first and the second auxiliary mask patterns A first active region mask pattern exposing the semiconductor substrate by etching the buffer oxide layer.

Abstract translation: 目的：提供一种用于制造半导体器件的方法，以通过使用保留在成形元件隔离膜中的沟槽氧化物膜作为保护膜来简化工艺和制造成本。 构成：在半导体衬底（100）中的第一和第二区域中形成缓冲氧化物层（200）。 多个第一辅助掩模图案（310a）形成在第一区域的缓冲氧化物层上。 在两个相邻的第一辅助掩模图案之间形成多个第二辅助掩模图案（610a）。 第一和第二掩模图案通过首先修剪和第二辅助掩模图案A通过蚀刻缓冲氧化物层暴露半导体衬底的第一有源区掩模图案形成。

公开(公告)号：KR101543330B1

公开(公告)日：2015-08-11

申请号：KR1020090072112

申请日：2009-08-05

Applicant: 삼성전자주식회사

Inventor： 장세명 ,  김대익 ,  박혜림 ,  현창석

IPC: H01L21/76

CPC classification number: H01L21/76229 ,  H01L21/3086

Abstract: 반도체소자의제조방법을개시한다. 본발명에따른반도체소자의제조방법은반도체기판상의제1 영역및 제2 영역에버퍼산화층을형성하는단계, 제1 피치(pitch)로반복형성되는복수의제1 예비마스크패턴을제1 영역의버퍼산화층위에형성하는단계, 복수의제1 예비마스크패턴중상호인접한 2 개의제1 예비마스크패턴사이에 1 개씩위치되는복수의제2 예비마스크패턴을형성하는단계, 제1 예비마스크패턴및 제2 예비마스크패턴을트리밍하여일정간격으로반복하여단절되는제1 마스크패턴및 제2 마스크패턴을형성하는단계, 제1 마스크패턴및 제2 마스크패턴을식각마스크로하여버퍼산화층을식각하여반도체기판을노출시키는제1 활성영역마스크패턴을형성하는단계, 제1 활성영역마스크패턴을식각마스크로하여제1 영역에제1 스페이스및 제1 스페이스보다폭이넓고제1 마스크패턴및 제2 마스크패턴이단절된부분아래에형성되는제2 스페이스를포함하는트렌치를형성하여제1 피치의 1/2인피치를가지도록활성영역들을분리하는단계및 트렌치가형성된반도체기판상에제1 스페이스를모두채우는제1 라이너층을형성하는단계를포함한다.