公开(公告)号：KR1020170135589A

公开(公告)日：2017-12-08

申请号：KR1020160067743

申请日：2016-05-31

Applicant: 삼성전자주식회사

Inventor： 김기혁 ,  김성진 ,  배진국 ,  서용철 ,  이상현

IPC: H01L23/00 ,  H01L23/538 ,  H01L21/76 ,  H01L23/498 ,  H01L21/60 ,  H01L21/78 ,  H01L23/488

CPC classification number: H01L23/544 ,  H01L21/76874 ,  H01L21/78 ,  H01L21/784 ,  H01L21/822 ,  H01L23/3157 ,  H01L23/3171 ,  H01L23/562 ,  H01L23/585 ,  H01L24/06 ,  H01L24/14 ,  H01L2223/5446

Abstract: 본발명의기술적사상에의한반도체장치는, 메인칩 영역과메인칩 영역을둘러싸는잔류스크라이브레인영역을포함하는반도체기판, 메인칩 영역상에패시베이션층에의해오픈된복수의범프패드, 잔류스크라이브레인영역상에메인칩 영역의가장자리를따라배열된복수의댐 구조체, 패시베이션층의일부분으로구성되고메인칩 영역으로부터잔류스크라이브레인영역을가로지르는제1 방향으로연장되고복수의댐 구조체상에소정의폭을가지고소정의간격으로배열되는복수의브릿지패턴, 복수의범프패드상에배치되는시드층, 및시드층상에배치되는범프를포함한다.

Abstract translation: 根据本发明的技术思想的半导体器件包括：半导体衬底，包括围绕主芯片区域和主芯片区域的主划线区域;在主芯片区域上的由钝化层开口的多个凸块焊盘; 沿该主芯片区域的边缘布置在该区域上的多个堰状结构，该部分在第一方向上从主芯片区域延伸穿过残留划线区域并且具有预定宽度 多个桥接图案以预定间隔排列，其间具有预定距离，种子层设置在多个凸块焊盘上，以及设置在种子层上的凸块。