公开(公告)号：KR1020160068680A

公开(公告)日：2016-06-15

申请号：KR1020150171794

申请日：2015-12-03

Applicant: 삼성전자주식회사

Inventor： 오브라도빅보르나제이. ,  보우엔로버트씨. ,  로더마크에스. ,  해처라이언엠.

IPC: H01L29/772 ,  H01L29/06 ,  H01L29/66

CPC classification number: H01L29/0676 ,  B82B3/0014 ,  B82Y10/00 ,  H01L29/0642 ,  H01L29/0653 ,  H01L29/0665 ,  H01L29/16 ,  H01L29/42384 ,  H01L29/4908 ,  H01L29/66742 ,  H01L29/785 ,  H01L29/78618 ,  H01L29/78681 ,  H01L29/78684 ,  H01L29/78696

Abstract: 나노시트전계효과트랜지스터가제공된다. 나노시트전계효과트랜지스터는, 기판의표면에불순물이도핑되는웰, 상기웰 상에적층되고, 상기웰의상기불순물과동일한도전형의불순물이도핑된반도체물질을포함하고, 상기기판의상기표면에수직방향으로서로이격된복수의나노시트스택을포함하는채널, 상기복수의나노시트상에서, 인접한상기복수의나노시트사이와, 상기복수의나노시트와상기웰 사이에배치된일함수금속을포함하는게이트, 상기복수의나노시트와인접하도록배치되어상기복수의나노시트를상기웰과전기적으로연결시키는도전성물질, 및상기웰 상에배치되어상기일함수금속으로부터상기웰을전기적으로절연시키는분리층을포함한다.

Abstract translation: 提供了抑制寄生双极效应的纳米片场效应晶体管（FET）。 纳米片FET包括：在衬底的表面上掺杂有杂质的阱; 包括堆叠在阱上并且具有与阱的杂质相同的导电杂质的半导体材料的沟道和在衬底的表面上在垂直方向上彼此分离的多个纳米片堆叠; 包括布置在所述多个相邻纳米片之间以及所述多个纳米片和所述纳米片上的所述孔之间的功函数金属的栅极; 布置成与所述多个纳米片相邻以将所述多个纳米片与所述阱电连接的导电材料; 以及布置在井上以将阱与功函数金属电隔离的隔离层。

公开(公告)号：KR102226995B1

公开(公告)日：2021-03-16

申请号：KR1020150084024

申请日：2015-06-15

Applicant: 삼성전자주식회사

Inventor： 해처라이언엠. ,  보우엔로버트씨. ,  키틀조지에이. ,  로더마크에스.

IPC: H01L29/15 ,  H01L29/12 ,  H01L29/778

Abstract: 변형채널영역을포함하는반도체장치가제공된다. 상기반도체장치는, 양자우물채널영역(quantum well channel region)를포함하되, 상기양자우물채널영역은, 상기채널영역의표면이반전된상태로바이어스될때, 상기채널영역의표면과인접하여형성되는최저표면산란도(surface roughness scattering)와관련되는최저에너지레벨(lowermost energy level)을갖는부등에너지레벨(unequal energy levels)을각각포함하는다수의등가형전자전도상태(equivalent-type electron conduction states)를변형-유도분할(strain-induced splitting)하는것이가능한우물두께(Tw)를포함한다.

公开(公告)号：KR1020150142632A

公开(公告)日：2015-12-22

申请号：KR1020150082680

申请日：2015-06-11

Applicant: 삼성전자주식회사

Inventor： 오브라도빅보르나제이. ,  보우엔로버트씨. ,  로더마크에스.

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/314

CPC classification number: H01L29/20 ,  H01L29/785

Abstract: 전계효과트랜지스터및 그제조방법이제공된다. 상기전계효과트랜지스터는스트레인된결정성반도체채널영역및 상기채널영역상의게이트스택을갖는바디층을포함한다. 상기게이트스택은상기채널영역과격자부정합된(lattice mismatched) 결정성반도체게이트층 및상기게이트층과상기채널영역사이의결정성게이트유전층을포함한다.

Abstract translation: 提供一种场效应晶体管及其制造方法。 场效应晶体管包括：具有应变结晶半导体沟道区的主体层; 和沟道区上的栅极堆叠。 栅极堆叠包括：与沟道区域晶格失配的晶体半导体栅极层; 以及在栅极层和沟道区之间的晶体栅介质层。

公开(公告)号：KR1020160028967A

公开(公告)日：2016-03-14

申请号：KR1020150123487

申请日：2015-09-01

Applicant: 삼성전자주식회사

Inventor： 보우엔로버트씨. ,  로더마크에스. ,  왕웨이-이 ,  해처라이언엠.

IPC: H01L29/06 ,  H01L21/314 ,  H01L29/41 ,  H01L29/66

CPC classification number: H01L29/1033 ,  H01L21/0245 ,  H01L21/02461 ,  H01L21/02463 ,  H01L21/02474 ,  H01L21/02477 ,  H01L21/02483 ,  H01L21/02485 ,  H01L21/02507 ,  H01L21/02532 ,  H01L21/02538 ,  H01L29/42384 ,  H01L29/42392 ,  H01L29/66772 ,  H01L29/78654 ,  H01L29/78696

Abstract: 나노시트구조의제조방법및 이를포함하는전계효과트랜지스터가제공된다. 나노시트구조의제조방법은나노시트구조내에서채널물질로작용하는활성물질과, 상기활성물질의에피택셜성장에적합한기판과, 상기나노시트구조의제조과정에서이용되는희생물질을선택하고, 상기기판상으로상기활성물질및 상기희생물질의다량의교차층을성장시키고, 상기희생물질을선택적으로식각하되, 상기희생물질의성질로인해상기선택적식각은, 상기잔여활성물질층이종횡비(aspect ratio)가 1보다크고, 전류흐름에수직인상기각각의활성물질층의단면폭(cross-sectional width)을따라동일한두께및 원자평활도(atomic smoothness)를갖도록한다.

Abstract translation: 提供一种制造纳米片结构的方法和包括该纳米片结构的场效应晶体管（FET）。 制造纳米片结构的方法包括：选择将用作纳米片结构中的通道材料的活性材料，适合于活性材料的外延生长的基底和在纳米片结构的制造过程中使用的牺牲材料 ; 在衬底上生长一叠交替的活性和牺牲材料层; 并且选择性地蚀刻牺牲材料，其中由于牺牲材料的性质，选择性蚀刻导致具有大于1的纵横比的活性材料的剩余层，并且沿着每个的整个横截面宽度具有相同的厚度和原子平滑度 活性物质层垂直于电流流动。

公开(公告)号：KR1020160014558A

公开(公告)日：2016-02-11

申请号：KR1020150107221

申请日：2015-07-29

Applicant: 삼성전자주식회사

Inventor： 헥데가네쉬 ,  보우엔로버트씨. ,  키틀조지에이. ,  로더마크에스.

IPC: H01L23/532 ,  H01L21/768

CPC classification number: H01L23/53238 ,  H01L21/76844 ,  H01L21/76846 ,  H01L21/76877 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 저항률이낮은다마신인터커넥트가제공된다. 상기저항률이낮은다마신인터커넥트는, 그내부에트렌치를갖는유전체물질, 상기트렌치의측벽을따라배치되고, 상기트렌치의하부에는미배치되는제1 라이너(liner) 물질, 상기제1 라이너물질과는다르고, 상기트렌치의상기하부를따라배치되고, 상기트렌치의상기측벽에는미배치되는제2 라이너물질, 및상기제1 및제2 라이너물질과접촉하고, 상기제1 및제2 라이너물질상에증착되고, 상기트렌치를채우는도전성물질을포함하되, 상기제1 라이나물질은상기도전성물질에대하여상대적으로낮은습윤성(wettability)을가지고, 상기제2 라이너물질은상기도전성물질에대하여상대적으로높은습윤성을가진다.

Abstract translation: 提供了一种具有低电阻率的镶嵌互连结构。 具有低电阻率的镶嵌互连结构包括：具有沟槽的电介质材料; 沿着沟槽的侧壁布置并且不布置在沟槽的下部中的第一衬垫材料; 与所述第一衬垫材料不同的第二衬垫材料，沿着所述沟槽的下部布置，并且不布置在所述沟槽的侧壁上; 以及导电材料，其与第一和第二衬里材料接触，沉积在第一和第二衬里材料上，并且填充沟槽。 第一衬里材料对于导电材料具有相对低的润湿性，并且第二衬里材料对于导电材料具有相对较高的润湿性。

公开(公告)号：KR102223971B1

公开(公告)日：2021-03-10

申请号：KR1020150082680

申请日：2015-06-11

Applicant: 삼성전자주식회사

Inventor： 오브라도빅보르나제이. ,  보우엔로버트씨. ,  로더마크에스.

IPC: H01L29/78 ,  H01L29/06

Abstract: 전계효과트랜지스터및 그제조방법이제공된다. 상기전계효과트랜지스터는스트레인된결정성반도체채널영역및 상기채널영역상의게이트스택을갖는바디층을포함한다. 상기게이트스택은상기채널영역과격자부정합된(lattice mismatched) 결정성반도체게이트층 및상기게이트층과상기채널영역사이의결정성게이트유전층을포함한다.

公开(公告)号：KR1020170016271A

公开(公告)日：2017-02-13

申请号：KR1020160076569

申请日：2016-06-20

Applicant: 삼성전자주식회사

Inventor： 키틀조지에이. ,  보우엔로버트씨. ,  헥데가네쉬 ,  로더마크에스.

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/02 ,  H01L29/49

CPC classification number: H01L29/7849 ,  H01L29/0673 ,  H01L29/66666 ,  H01L29/7827

Abstract: 반도체장치의적층구조및 그형성방법이제공된다. 상기반도체장치의적층구조는각각의희생층이제1 격자상수(lattice parameter)를가지는복수의희생층, 상기제1 격자상수와다른제2 격자상수를가지는적어도하나의채널층으로서, 각각의채널층은 2개의상기희생층사이에형성되고, 상기 2개의상기희생층과접하는적어도하나의채널층및 상기복수의희생층및 상기적어도하나의채널층이위에형성되는하부층을포함하되, 상기희생층은상기하부층과접하고, 상기하부층은제3 격자상수를가지고, 상기제3 격자상수는, 만일상기복수의희생층및 상기적어도하나의채널층이코히어런트하게(coherently) 릴렉스(relax) 되는것이허용되는경우에상기복수의희생층및 상기적어도하나의채널층이가지게되는격자상수와, 실질적으로일치한다.

Abstract translation: 公开了一种用于半导体器件的堆叠和用于制造该堆叠的方法。 堆叠包括多个牺牲层，其中每个牺牲层包括第一晶格参数; 以及包括与第一晶格参数不同的第二晶格参数的至少一个沟道层，并且其中每个沟道层设置在两个牺牲层之间并且与两个牺牲层接触。 堆叠形成在牺牲层与底层接触的底层上。 如果多个牺牲层和至少一个沟道层被允许相干地放松，则底层包括基本上匹配多个牺牲层和至少一个沟道层将具有的晶格参数的第三晶格参数。

公开(公告)号：KR1020160030060A

公开(公告)日：2016-03-16

申请号：KR1020150126830

申请日：2015-09-08

Applicant: 삼성전자주식회사

Inventor： 해처라이언엠. ,  보우엔로버트씨. ,  키틀조지에이.

IPC: H01L29/66 ,  H01L29/47 ,  H01L29/78 ,  H01L29/06

CPC classification number: H01L29/78 ,  H01L29/0669 ,  H01L29/0673 ,  H01L29/0847 ,  H01L29/36 ,  H01L29/66439 ,  H01L29/66477 ,  H01L29/775

Abstract: 세미-메탈트랜지스터및 그제조방법이제공된다. 상기세미-메탈트랜지스터는, 메탈컨택(metal contact)과인접하고, 세미-메탈(semi-metal)을포함하는컨택영역(contact region), 적어도하나의반도체터미널(semiconductor terminal), 및상기컨택영역과상기반도체터미널을연결하는상기세미-메탈의트랜지션영역(transition region)을포함하되, 상기트랜지션영역은, 상기컨택영역의계면(interface)에서시작되어, 갭(gap)이제로(0)인세미-메탈에서, 상기반도체터미널을향하여, 에너지밴드갭(energy band gap)을갖는반도체(semiconductor)로트랜지션(transition)된다.

Abstract translation: 提供半金属晶体管及其制造方法。 半金属晶体管包括：接触区域，其包括半金属并且与金属接触件相邻; 至少一个半导体端子; 以及连接在接触区域和半导体端子之间的半金属过渡区域，其从从接触区域的界面开始的半金属离开朝向半导体端子的能带隙的半导体转变。

公开(公告)号：KR1020160019051A

公开(公告)日：2016-02-18

申请号：KR1020150085266

申请日：2015-06-16

Applicant: 삼성전자주식회사

Inventor： 로더마크에스. ,  오브라도빅보르나제이. ,  팔레다멘다레디 ,  센굽타르윅 ,  보우엔로버트씨.

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/41 ,  H01L27/02

CPC classification number: H01L29/0665 ,  B82Y10/00 ,  B82Y40/00 ,  H01L21/8258 ,  H01L27/092 ,  H01L27/0924 ,  H01L29/0673 ,  H01L29/16 ,  H01L29/20 ,  H01L29/42392 ,  H01L29/66439 ,  H01L29/775 ,  H01L29/78696 ,  Y10S977/755

Abstract: 나노시트 FET을포함하는집적회로가제공된다. 집적회로는, 복수의제1 나노시트 FET(field-effect transistor; 이하 FET) 및복수의제2 나노시트 FET을포함하되, 복수의제1 나노시트 FET 중어느하나의제1 나노시트 FET의나노시트는 30% 이하의 Si를포함하고, 복수의제1 나노시트 FET은임계속도경로(critical speed path)를정의하고, 복수의제2 나노시트 FET 중어느하나의제2 나노시트 FET의나노시트는 30% 이하의 Si를포함하고, 복수의제2 나노시트 FET은비임계속도경로(non-critical speed path)를정의하고, 어느하나의제1 나노시트 FET은, 어느하나의제2 나노시트 FET의속도보다더 빠른속도를갖는다.

Abstract translation: 提供了包括纳米片FET的集成电路。 该集成电路包括：多个第一纳米片状场效应晶体管（FET）; 和多个第二纳米片FET。 第一纳米片FET中的任何一个的纳米片包括不超过30％的Si，第一纳米片FET限定临界速度路径，任何一个第二纳米片FET的纳米片包括 不超过30％的Si，第二纳米片FET限定非临界速度路径，并且第一纳米片FET之一比第二纳米片FET之一更快。

公开(公告)号：KR1020160011171A

公开(公告)日：2016-01-29

申请号：KR1020150103027

申请日：2015-07-21

Applicant: 삼성전자주식회사

Inventor： 로더마크에스. ,  오브라도빅보르나제이. ,  보우엔로버트씨. ,  팔레다멘다레디

IPC: H01L29/73 ,  H01L21/265 ,  H01L29/06

CPC classification number: H01L29/66977 ,  H01L21/823412 ,  H01L21/823418 ,  H01L21/8252 ,  H01L27/0605 ,  H01L27/0688 ,  H01L27/088 ,  H01L29/0673 ,  H01L29/16 ,  H01L29/161 ,  H01L29/20 ,  H01L29/205 ,  H01L29/7391

Abstract: 전계효과트랜지스터가제공된다. 상기전계효과트랜지스터는, 터널전계효과트랜지스터의채널영역을정의하는제1 채널층과, 열이온전계효과트랜지스터의채널영역을정의하는제2 채널층을적층하여포함하는나노시트스택, 및상기나노시트스택의양측에, 상기제1 채널층과상기제2 채널층이사이에서연장하는소오스및 드레인영역을포함하고, 상기제1 채널층에인접한상기소오스영역의제1 부분과상기제2 채널층에인접한상기소오스영역의제2 부분은서로반대되는반도체도전형을가진다.

Abstract translation: 提供场效应晶体管（FET）。 FET包括：具有限定隧道FET的沟道区的第一沟道层和限定热离子FET的沟道区的第二沟道层的纳米片堆叠; 源极和漏极区域在纳米片堆叠的两侧中的第一和第二沟道层之间延伸。 与第一沟道层相邻的源极区域的第一部分和与第二沟道层相邻的源极区域的第二部分具有相反的半导体导电类型。