-
公开(公告)号：KR1020170109486A
公开(公告)日：2017-09-29
申请号：KR1020170003437
申请日：2017-01-10
Applicant: 삼성전자주식회사
Inventor： 오브라도빅보르나제이. , 락싯티타시 , 로더마크에스.
IPC: H01L29/772 , H01L29/73 , H01L29/78
CPC classification number: H01L29/66522 , H01L27/088 , H01L29/0673 , H01L29/20 , H01L29/201 , H01L29/205 , H01L29/42392 , H01L29/517 , H01L29/66795 , H01L29/66856 , H01L29/778 , H01L29/7783 , H01L29/7788 , H01L29/7789 , H01L29/7853
Abstract: FET 장치의제조방법및 FET 장치가제공된다. FET 장치의제조방법은, 정해진(set) BTBT 누설전류및 최대 V를갖는 FET 장치의제조방법으로, BTBT 누설전류및 최대 V에따라 InGaAs(여기서, x는 0.0 내지 1.0)의 x값을결정하고, InGaAs를이용하여채널을형성하는것을포함하고, x는 0.53이아니다.
Abstract translation: 提供了一种制造FET器件和FET器件的方法。 FET器件的制造方法的指定（设定）由具有漏电流的FET装置的BTBT制造方法和高达V，根据BTBT泄漏电流和最大的V的InGaAs（其中，x为0.0至1.0），并确定x的值 ，使用InGaAs形成沟道，并且x不是0.53。
-
公开(公告)号：KR1020170059378A
公开(公告)日：2017-05-30
申请号：KR1020160104248
申请日：2016-08-17
Applicant: 삼성전자주식회사
Inventor： 오브라도빅보르나제이. , 락싯티타시 , 로더마크에스. , 왕웨이-이
IPC: H01L29/772 , H01L29/06 , H01L21/02 , H01L21/324 , H01L29/78
CPC classification number: H01L27/088 , H01L21/82345 , H01L21/8252 , H01L29/0665 , H01L29/0673 , H01L29/20 , H01L29/201 , H01L29/4232 , H01L29/42392 , H01L29/4916 , H01L29/4966 , H01L29/775 , H01L29/778
Abstract: 게이트의구성을조절함으로써문턱전압을조절할수 있는나노시트전계효과트랜지스터가제공된다. 나노시트전계효과트랜지스터의채널은Ⅲ-Ⅴ족반도체물질로구성될수 있고, 고유전유전막(high dielectric constant dielectric layer)에의해채널과분리된게이트또한Ⅲ-Ⅴ족반도체물질로구성될수 있다. 게이트의구성을조절하는것은게이트의전자친화도(affinity)에변화를가져올수 있고, 이는문턱전압의변화를야기한다. 예를들어, 본발명의몇몇실시예에서채널은 InGaAs(x는 0.23 내지 0.53)로구성될수 있고, 게이트는 InAsN(y는 0.0 내지 0.4)로구성될수 있다. x와 y의값은나노시트전계효과트랜지스터의문턱전압을조절하기위해조절될수 있다.
Abstract translation: 提供了可以通过调节栅极配置来调节阈值电压的纳米片场效应晶体管。 纳米片场效应晶体管的沟道可以包括III-V半导体材料，并且通过高介电常数介电层与沟道分离的栅极也可以包括III-V半导体材料。 控制栅极的成分会导致栅极的电子亲和力发生变化，从而导致阈值电压的变化。 例如，在本发明的一些实施例中，沟道可以由InGaAs（x为0.23至0.53）制成，并且栅极可以由InAsN（y为0.0至0.4）制成。 可以调整x和y的值以调整纳米片场效应晶体管的阈值电压。
-
公开(公告)号：KR1020170046552A
公开(公告)日：2017-05-02
申请号：KR1020150160567
申请日：2015-11-16
Applicant: 삼성전자주식회사
Inventor： 로더마크에스. , 오브라도빅보르나제이. , 홍준구 , 키틀조지에이.
IPC: H01L29/06 , H01L29/772 , H01L21/8234 , H01L21/02
CPC classification number: H01L21/02603 , H01L21/28518 , H01L21/28531 , H01L29/0665 , H01L29/41733 , H01L29/41758 , H01L29/45 , H01L29/66742 , H01L29/78696
Abstract: 전계효과트랜지스터(FET)와상기전계효과트랜지스터를형성하는방법이제공된다. 전계효과트랜지스터는나노시트층/희생층 스택을포함하는채널영역을포함한다. 스택은적어도하나의나노시트층/희생층 쌍(pair)을포함한다.
Abstract translation: 提供了一种形成场效应晶体管（FET）和场效应晶体管的方法。 场效应晶体管包括包含纳米片层/牺牲层堆叠的沟道区域。 该叠层包括至少一个纳米片层/牺牲层对。
-
公开(公告)号：KR1020170040086A
公开(公告)日：2017-04-12
申请号：KR1020160104245
申请日：2016-08-17
Applicant: 삼성전자주식회사
IPC: H01L21/8238 , H01L27/082 , H01L27/092 , H01L21/8228 , H01L21/285 , H01L27/118
CPC classification number: H01L27/12 , H01L21/84 , H01L23/5226 , H01L23/5228 , H01L23/528 , H01L29/1033 , H01L29/24 , H01L29/42376 , H01L29/45 , H01L29/66969 , H01L29/78 , H01L29/78681
Abstract: 반도체장치가제공된다. 반도체장치는, 복수의금속루팅층(metal routing layers) 및상기복수의금속루팅층의상부금속루팅층(M3 또는그 이상) 상에배치되는상보적인한 쌍의평면형전계효과트랜지스터(FETs)를포함하고, 각각의상기전계효과트랜지스터는결정질물질의채널영역을포함한다.
Abstract translation: 提供了一种半导体器件。 半导体器件，包括互补于设置在所述多个金属布线层（金属布线层）和上金属布线层的一对扁平型场效应晶体管（FET），所述多个金属布线层中的（M3或更多） 并且每个所述场效应晶体管包括晶体材料的沟道区。
-
公开(公告)号：KR1020160068680A
公开(公告)日：2016-06-15
申请号：KR1020150171794
申请日：2015-12-03
Applicant: 삼성전자주식회사
Inventor： 오브라도빅보르나제이. , 보우엔로버트씨. , 로더마크에스. , 해처라이언엠.
IPC: H01L29/772 , H01L29/06 , H01L29/66
CPC classification number: H01L29/0676 , B82B3/0014 , B82Y10/00 , H01L29/0642 , H01L29/0653 , H01L29/0665 , H01L29/16 , H01L29/42384 , H01L29/4908 , H01L29/66742 , H01L29/785 , H01L29/78618 , H01L29/78681 , H01L29/78684 , H01L29/78696
Abstract: 나노시트전계효과트랜지스터가제공된다. 나노시트전계효과트랜지스터는, 기판의표면에불순물이도핑되는웰, 상기웰 상에적층되고, 상기웰의상기불순물과동일한도전형의불순물이도핑된반도체물질을포함하고, 상기기판의상기표면에수직방향으로서로이격된복수의나노시트스택을포함하는채널, 상기복수의나노시트상에서, 인접한상기복수의나노시트사이와, 상기복수의나노시트와상기웰 사이에배치된일함수금속을포함하는게이트, 상기복수의나노시트와인접하도록배치되어상기복수의나노시트를상기웰과전기적으로연결시키는도전성물질, 및상기웰 상에배치되어상기일함수금속으로부터상기웰을전기적으로절연시키는분리층을포함한다.
Abstract translation: 提供了抑制寄生双极效应的纳米片场效应晶体管（FET）。 纳米片FET包括：在衬底的表面上掺杂有杂质的阱; 包括堆叠在阱上并且具有与阱的杂质相同的导电杂质的半导体材料的沟道和在衬底的表面上在垂直方向上彼此分离的多个纳米片堆叠; 包括布置在所述多个相邻纳米片之间以及所述多个纳米片和所述纳米片上的所述孔之间的功函数金属的栅极; 布置成与所述多个纳米片相邻以将所述多个纳米片与所述阱电连接的导电材料; 以及布置在井上以将阱与功函数金属电隔离的隔离层。
-
Patent Agency Ranking
公开(公告)号：KR102220590B1
公开(公告)日：2021-03-03
申请号：KR1020157032487
申请日：2015-02-23
Applicant: 삼성전자주식회사
IPC: H01L21/768 , H01L23/485 , H01L29/417 , H01L27/088 , H01L27/12 , H01L29/78
Abstract: 집적회로장치및 이의제조방법이제공된다. 집적회로장치기판상의핀; 핀상에, 리세스를정의하는측벽들을포함하는제1 및제2 게이트구조체; 제1 및제2 게이트구조체사이의핀에배치된소오스/드레인영역; 및제1 물질을포함하는내부영역과제1 물질과다른제2 물질을포함하는외부영역을포함하고, 리세스에소오스/드레인영역상에배치된컨택플러그를포함하고, 외부영역은내부영역의측벽을적어도부분적으로덮고, 외부영역의일부는제1 게이트구조체의측벽과내부영역의측벽사이에배치된다.
-
-
-
-
公开(公告)号：KR1020170132071A
公开(公告)日：2017-12-01
申请号：KR1020160156180
申请日：2016-11-23
Applicant: 삼성전자주식회사
Inventor： 왕웨이-이 , 로더마크에스. , 오브라도빅보르나제이. , 팔레다멘다레디 , 홍준구
CPC classification number: H01L29/66553 , H01L21/02236 , H01L21/0245 , H01L21/02532 , H01L21/0259 , H01L29/045 , H01L29/0673 , H01L29/0847 , H01L29/1033 , H01L29/1054 , H01L29/66636 , H01L29/78
Abstract: 반도체장치의나노시트스택형성방법이제공된다. 반도체장치의나노시트스택형성방법은, 하층막상에, 상부희생층과하부희생층을포함하는복수의희생층및 적어도하나의채널층을포함하는스택을형성하고, 스택에적어도하나의소오스및 드레인트렌치영역을형성하여, 희생층의표면및 적어도하나의채널층의표면을노출하고, 습한산소(wet oxygen), 또는오존과자외선(ozone and UV) 조건에서, 노출된희생층의표면및 노출된적어도하나의채널층의표면을산화하는것을포함하고, 하부희생층은하층막과접하고, 채널층은적어도하나의희생층과접하고, 희생층은 SiGe로형성하고, 적어도하나의채널층은 Si로형성한다.
Abstract translation: 提供了一种形成半导体器件的纳米片堆叠的方法。 纳米片堆形成半导体器件中，下层膜，形成包括多个所述牺牲层和所述至少一个通道层包括一个叠层的顶部牺牲层和下牺牲层和所述源中的至少一个和漏极的堆 以形成沟槽区域，和露出的表面与所述牺牲层的至少一个信道层的表面上，在湿氧（湿氧），或臭氧和紫外线（臭氧和UV）的条件下，牺牲层和暴露的暴露表面 和涉及至少一个信道层的表面的氧化，低级牺牲层是与所述下层膜，与牺牲层的至少一个接触的沟道层接触，所述牺牲层由SiGe形成，并且，Si的至少一个沟道层 形式。
-
-
-
-
-
-
-
-
-
Search Results
41
records
(took 0.024 seconds)
