멀티 웨이 스트림 버퍼 관리 장치 및 그의 프리페치 방법
    1.
    发明公开
    멀티 웨이 스트림 버퍼 관리 장치 및 그의 프리페치 방법 无效
    用于管理多路流缓冲器的装置及其预编程方法

    公开(公告)号:KR1020080028681A

    公开(公告)日:2008-04-01

    申请号:KR1020060094282

    申请日:2006-09-27

    Abstract: A device for managing a multi-way stream buffer and a prefetching method thereof are provided to reduce time needed for fetching data from a memory to a master and decrease overhead of a bus used for transferring the data to the memory by prefetching a current address generated from the master and neighboring addresses to the stream buffer. A plurality of address tracing buffers(130-1~130-n) stores a current address generated for accessing a memory(30) from a plurality of masters(10-1~10-n). A stream buffer(110) stores a region assigned by prefetching data from the memory. Each address tracing buffer and each stream buffer check whether the current address generated from a first master is stored, and manage the data prefetched from the stream buffer and the address stored to the address tracing buffers depending on a checking result. The stream buffer assigns a prefetching area when the current address is stored in only the address tracing buffer, prefetches the data of the current and neighboring addresses from the memory, and provides the data corresponding to the current address to the first master among the prefetched data.

    Abstract translation: 提供了用于管理多路流缓冲器及其预取方法的装置,以减少从存储器向主机取数据所需的时间,并且通过预取当前生成的当前地址来减少用于将数据传送到存储器的总线的开销 从主站和相邻地址到流缓冲区。 多个地址跟踪缓冲器(130-1〜130-n)存储从多个主器件(10-1〜10-n)访问存储器(30)而生成的当前地址。 流缓冲器(110)存储通过从存储器预取数据而分配的区域。 每个地址跟踪缓冲器和每个流缓冲器检查是否存储从第一主机产生的当前地址,并且根据检查结果来管理从流缓冲器预取的数据和存储到地址跟踪缓冲器的地址。 流缓冲器在当前地址仅存储在地址跟踪缓冲器中时分配预取区域,从存储器中预取当前和相邻地址的数据,并将预取数据中与当前地址相对应的数据提供给第一主站 。

    전용 버퍼부를 채용하여 시스템메모리의 부하를 줄이는화상형성장치
    2.
    发明公开
    전용 버퍼부를 채용하여 시스템메모리의 부하를 줄이는화상형성장치 无效
    使用专用缓冲单元的图像形成设备减少对系统存储器的负载

    公开(公告)号:KR1020050076177A

    公开(公告)日:2005-07-26

    申请号:KR1020040004011

    申请日:2004-01-19

    CPC classification number: H04N1/00938 H04N1/21 H04N1/32358

    Abstract: 이미지처리부와 비디오콘트롤러 사이에 전용 버퍼부를 채용하여 시스템메모리의 부하를 줄이는 화상형성장치가 개시된다. 본 발명에 따른 화상형성장치는, 인쇄데이터에 대한 인쇄작업을 수행하는 인쇄부, 인쇄데이터를 소정의 단위로 인쇄부에서 인식 가능한 이미지 데이터의 형태로 변환 처리하는 이미지처리부, 이미지데이터를 소정의 단위로 임시 저장하는 버퍼부 및 버퍼부에 저장된 이미지 데이터를 소정의 단위로 출력하여 인쇄부로 전송하는 비디오콘트롤러를 포함한다. 따라서, 시스템메모리의 접근 부하가 감소하여 스루풋이 향상되고, 장치간의 동작의 충돌없이 병렬처리가 가능하여 인쇄 처리 시간이 단축되어 인쇄 속도가 향상된다.

    멀티 마스터 버스 시스템에서 우선순위 조정 방법 및우선순위조정 기능을 구비한 중재기
    3.
    发明公开
    멀티 마스터 버스 시스템에서 우선순위 조정 방법 및우선순위조정 기능을 구비한 중재기 失效
    多总线系统中的优先仲裁方法和具有优先仲裁功能的仲裁器

    公开(公告)号:KR1020060086228A

    公开(公告)日:2006-07-31

    申请号:KR1020050007232

    申请日:2005-01-26

    Abstract: 멀티 마스터 버스 시스템(Multi-Master Bus System)에서 우선순위 조정 방법 및 우선순위조정 기능을 구비한 중재기가 개시된다. 이 방법은 현재 버스 요청을 전송한 마스터보다 더 높은 우선순위의 마스터로부터의 버스요청이 예측되는지 판단하는 단계, 상기 높은 우선순위의 마스터가 낮은 우선순위의 마스터에 의해 버스사용이 차단된 전체 시간이 일정한 기준값을 초과하는지 판단하는 단계, 상기 시간이 일정한 기준값을 초과하고 상기 높은 우선순위의 마스터가 일정한 시간 간격내에 버스 요청을 하는 경우 상기 높은 우선순위의 마스터에게 버스 사용권한을 인가하는 단계를 포함하는 것을 특징으로 한다.
    본 발명에 따르면 멀티 마스터 버스 시스템에서 복수개의 마스터가 하나의 버스를 사용하는 경우 높은 우선순위를 가지는 마스터가 낮은 우선순위를 가지는 마스터로 인해 버스 사용이 차단되는 것이 방지됨으로써 전체적인 시스템의 효율을 증가시키는 동시에 높은 우선순위를 갖는 마스터의 버스 사용이 다른 마스터로 인해 차단되는 총시간을 감소시킬 수 있는 효과가 있다.

    시스템 버스 성능 개선을 위한 상호접속 장치
    4.
    发明公开
    시스템 버스 성능 개선을 위한 상호접속 장치 无效
    用于提高系统总线性能的互连装置

    公开(公告)号:KR1020060039719A

    公开(公告)日:2006-05-09

    申请号:KR1020040088918

    申请日:2004-11-03

    Abstract: 본 발명은 2개 이상의 마스터들과 시스템 버스 사이에 위치하는, 시스템 버스 성능 개선을 위한 상호접속 장치에 관한 것이다. 상기 장치는 상기 마스터들의 우선순위에 따라 상기 마스터들로부터 상기 시스템 버스로 쓰기 트랜잭션을 수행하는 쓰기 트랜잭션 패스(Write Transaction Path), 및 다음 트랜잭션을 예측하여 데이터를 페치(fetch)하고 상기 시스템 버스로부터 읽기 트랜잭션을 수행하는 읽기 트랜잭션 패스(Read Transaction Path)를 포함한다. 이로써, 본 발명에 따르면, 마스터들간의 트랜잭션 간섭 및 버스상의 충돌을 방지할 수 있고, 따라서, 시스템 온 칩(SoC)의 내부 시스템 버스의 성능을 개선할 수 있다.

    프린터를 위한 인쇄데이터 압축장치
    5.
    发明公开
    프린터를 위한 인쇄데이터 압축장치 无效
    打印机压印数据的设备

    公开(公告)号:KR1020050028423A

    公开(公告)日:2005-03-23

    申请号:KR1020030064655

    申请日:2003-09-18

    Abstract: A device for compressing print data transferred to a printer from a host computer is provided to perform a parallel operation process by implementing an LZ(Lempel and Ziv) data compressing algorithm for compressing/storing the printer data in order to utilize a limited memory resource of the printer. A memory(210) stores the print data applied from the host computer to a position. A coder(230) determines reference data having the same pattern among the print data previously stored based on target data forming the print data. While representing the target data as code information including position information of the detected reference data, the coder performs pattern matching between the target data and at least one print data stored in the place apart from the target data as much as an offset value in parallel for the shake of detection. A memory controller(220) applies the print data for the detection to the coder by using an address value of the print data and stores the code information output from the coder to the predetermined position of the memory.

    Abstract translation: 提供用于压缩从主计算机传送到打印机的打印数据的装置,以通过实现用于压缩/存储打印机数据的LZ(Lempel和Ziv)数据压缩算法来执行并行操作处理,以便利用有限的存储器资源 打印机。 存储器(210)将从主计算机应用的打印数据存储到一个位置。 编码器(230)基于形成打印数据的目标数据确定先前存储的打印数据中具有相同图案的参考数据。 当将目标数据表示为包括检测到的参考数据的位置信息的代码信息时,编码器执行目标数据与存储在除目标数据之外的位置中的至少一个打印数据之间的模式匹配,多达并行的偏移值 震动检测。 存储器控制器(220)通过使用打印数据的地址值将用于检测的打印数据应用于编码器,并将从编码器输出的代码信息存储到存储器的预定位置。

    멀티 마스터 버스 시스템에서 우선순위 조정 방법 및우선순위조정 기능을 구비한 중재기
    6.
    发明授权
    멀티 마스터 버스 시스템에서 우선순위 조정 방법 및우선순위조정 기능을 구비한 중재기 失效
    多主站总线系统中的优先仲裁方法和具有优先仲裁功能的仲裁器

    公开(公告)号:KR100694086B1

    公开(公告)日:2007-03-12

    申请号:KR1020050007232

    申请日:2005-01-26

    Abstract: 멀티 마스터 버스 시스템(Multi-Master Bus System)에서 우선순위 조정 방법 및 우선순위조정 기능을 구비한 중재기가 개시된다. 이 방법은 현재 버스 요청을 전송한 마스터보다 더 높은 우선순위의 마스터로부터의 버스요청이 예측되는지 판단하는 단계, 상기 높은 우선순위의 마스터가 버스 요청을 전송한 마스터에 으해 버스사용이 차단될 것으로 예상되는 총 시간이 일정한 기준값을 초과하는지 판단하는 단계, 상기 높은 우선순위의 마스터로부터의 버스요청이 예측되고, 상기 총 시간이 일정한 기준값을 초과하고 상기 높은 우선순위의 마스터가 일정한 시간 간격내에 버스 요청을 하는 경우, 상기 높은 우선순위의 마스터에게 버스 사용권한을 인가하는 단계를 포함하는 것을 특징으로 한다.
    본 발명에 따르면 멀티 마스터 버스 시스템에서 복수개의 마스터가 하나의 버스를 사용하는 경우 높은 우선순위를 가지는 마스터가 낮은 우선순위를 가지는 마스터로 인해 버스 사용이 차단되는 것이 방지됨으로써 전체적인 시스템의 효율을 증가시키는 동시에 높은 우선순위를 갖는 마스터의 버스 사용이 다른 마스터로 인해 차단되는 총시간을 감소시킬 수 있는 효과가 있다.

    트랜잭션을 줄일 수 있는 그래픽 처리 유닛
    7.
    发明授权
    트랜잭션을 줄일 수 있는 그래픽 처리 유닛 失效
    图形处理单元能够将事务降低到系统总线

    公开(公告)号:KR100611249B1

    公开(公告)日:2006-08-10

    申请号:KR1020050007567

    申请日:2005-01-27

    Abstract: 그래픽 처리 유닛이 개시된다. 본 발명에 따른 그래픽 처리 유닛은, 비트 단위로 비트맵 그래픽을 처리하는 그래픽 처리 유닛에 있어서, 시스템 버스를 통해 시스템 메모리로부터 데스티네이션 읽기 비트맵 이미지를 독출하는 데스티네이션 읽기 블록 컨트롤러, 데스티네이션 읽기 블록 컨트롤러에 의해 독출된 데스티네이션 읽기 비트맵 이미지에 대하여 논리연산을 수행하는 GPU코어, GPU코어에 의해 한 밴드의 처리가 완료되기 전까지의 데스티네이션 어드레스의 데이터를 저장하는 버퍼, 및 GPU코어에 의해 한 밴드의 처리가 완료된 경우에 버퍼에 저장된 데스티네이션 어드레스의 데이터를 시스템 버스를 통해 시스템 메모리에 기록하는 데스티네이션 쓰기 블록 컨트롤러를 포함한다.
    GPU, 비트맵, 데스티네이션 비트맵, 시스템 버스, 트랜잭션

    트랜잭션을 줄일 수 있는 그래픽 처리 유닛
    8.
    发明公开
    트랜잭션을 줄일 수 있는 그래픽 처리 유닛 失效
    图形处理单元可以减少交换到系统总线

    公开(公告)号:KR1020060086678A

    公开(公告)日:2006-08-01

    申请号:KR1020050007567

    申请日:2005-01-27

    Abstract: 그래픽 처리 유닛이 개시된다. 본 발명에 따른 그래픽 처리 유닛은, 비트 단위로 비트맵 그래픽을 처리하는 그래픽 처리 유닛에 있어서, 시스템 버스를 통해 시스템 메모리로부터 데스티네이션 읽기 비트맵 이미지를 독출하는 데스티네이션 읽기 블록 컨트롤러, 데스티네이션 읽기 블록 컨트롤러에 의해 독출된 데스티네이션 읽기 비트맵 이미지에 대하여 논리연산을 수행하는 GPU코어, GPU코어에 의해 한 밴드의 처리가 완료되기 전까지의 데스티네이션 어드레스의 데이터를 저장하는 버퍼, 및 GPU코어에 의해 한 밴드의 처리가 완료된 경우에 버퍼에 저장된 데스티네이션 어드레스의 데이터를 시스템 버스를 통해 시스템 메모리에 기록하는 데스티네이션 쓰기 블록 컨트롤러를 포함한다.
    GPU, 비트맵, 데스티네이션 비트맵, 시스템 버스, 트랜잭션

Patent Agency Ranking