저전력을 위한 클락 게이트된 싱크로나이저를 포함하는 집적 회로와 이를 포함하는 데이터 처리 시스템
    1.
    发明公开
    저전력을 위한 클락 게이트된 싱크로나이저를 포함하는 집적 회로와 이를 포함하는 데이터 처리 시스템 审中-实审
    集成电路包括用于低功耗的时钟同步器和集成它们的数据处理系统

    公开(公告)号:KR1020170093617A

    公开(公告)日:2017-08-16

    申请号:KR1020160015256

    申请日:2016-02-05

    CPC classification number: H03K5/135 H03K5/14 H03K2005/00078 H04L7/0331

    Abstract: 집적회로가게시된다. 상기집적회로는비동기입력신호를수신하고지연하는지연회로와, 상기지연회로의출력단자에연결된입력단자, 상기비동기입력신호를수신하는클락단자, 및상기비동기입력신호를수신하는리셋단자를포함하는제1플립플롭과, 상기제1플립플롭의출력단자에연결된싱크로나이저와, 클락신호를수신하고, 상기지연회로의제1출력값과상기제1플립플롭의제2출력값 중에서적어도하나와상기싱크로나이저의제3출력값에응답하여상기클락신호를상기싱크로나이저로공급할지를결정하는클락-게이팅회로를포함한다.

    Abstract translation: 集成电路已发布。 包括延迟电路,和一个时钟端,以及用于接收异步输入信号耦合到所述延迟电路的输出端,输入端的复位端子的集成电路接收所述异步输入信号,用于接收异步输入信号和延迟 第一触发器和所述第一触发器和连接到所述触发器接收的时钟信号的输出端的同步器,并且所述第一输出值的第二输出值中的至少一个和所述延迟电路的同步器的第一触发器 以及时钟门控电路,用于响应于议程3输出值来决定是否将时钟信号提供给同步器。

Patent Agency Ranking