-
Patent Agency Ranking
公开(公告)号：KR100845525B1
公开(公告)日：2008-07-10
申请号：KR1020060074291
申请日：2006-08-07
Applicant: 삼성전자주식회사
CPC classification number: G06F12/0246 , G06F1/12 , G06F3/0604 , G06F3/0659 , G06F3/0679 , G06F13/385 , G06F13/423 , G06F2003/0697
Abstract: 본 발명은 메모리 카드 시스템에 관한 것이다. 본 발명에 따른 메모리 카드 시스템은 읽기 커맨드를 발생하는 호스트; 및 상기 읽기 커맨드에 응답하여 내부적으로 읽기 클락 신호를 발생하고, 상기 읽기 클락 신호에 동기하여 상기 호스트로 데이터를 전송하는 메모리 카드를 포함한다. 본 발명에 따른 메모리 카드 시스템은 읽기 동작 시에 메모리 카드에서 내부적으로 발생한 읽기 클락 신호에 동기하여 데이터를 호스트로 전송함으로, 시간 지연으로 인해 셋업 시간 마진이 줄어드는 문제점을 해결한다.
-
公开(公告)号：KR100921748B1
公开(公告)日：2009-10-15
申请号：KR1020070054620
申请日：2007-06-04
Applicant: 삼성전자주식회사
CPC classification number: G06F11/10
Abstract: ECC 회로를 포함하는 메모리 시스템 및 그 구동 방법이 개시된다. 상기 메모리 시스템은 다수의 메모리 장치들; 상기 다수의 메모리 장치들을 제어하기 위한 컨트롤러; 및 상기 다수의 메모리 장치들과 상기 컨트롤러 사이에 접속되는 적어도 하나의 채널을 구비하며, 상기 컨트롤러는 버스; 호스트로부터 입력되는 라이트 데이터를 상기 버스로 인터페이스 하여 출력하고, 상기 버스를 통하여 수신되는 리드 데이터를 상기 호스트로 인터페이스 하여 출력하는 호스트 인터페이스; 상기 다수의 메모리 장치들로부터 라이트 또는 리드되는 데이터를 인터페이스 하기 위한 메모리 인터페이스 블락; 및 상기 호스트로부터 입력된 상기 라이트 데이터를 인코딩하거나, 상기 다수의 메모리 장치들로부터 독출된 리드 데이터를 디코딩하는 제1 버퍼 메모리 블락을 구비한다.
메모리 시스템, 플래시 카드, 메모리 카드-
公开(公告)号：KR1020080013156A
公开(公告)日：2008-02-13
申请号：KR1020060074291
申请日：2006-08-07
Applicant: 삼성전자주식회사
CPC classification number: G06F12/0246 , G06F1/12 , G06F3/0604 , G06F3/0659 , G06F3/0679 , G06F13/385 , G06F13/423 , G06F2003/0697
Abstract: A memory card system, a data transmitting method of the memory card system, and a semiconductor memory device are provided to transmit data to a host in synchronization with a read clock signal generated by an internal clock generator of a memory card to maintain a set-up time margin sufficient for a read operation. A memory card system(200) includes a host(210) and a memory card(220). The host generates a read command. The memory card generates an internal read clock signal in response to the read command and transmits data to the host in synchronization with the read clock signal. The memory card includes a read clock generator(224) for generating the read clock signal. The host includes a write clock generator. When the host stores data in the memory card, the memory card stores the data in synchronization with the write clock signal generated by the write clock generator.
Abstract translation: 提供存储卡系统，存储卡系统的数据发送方法和半导体存储器件，以与由存储卡的内部时钟发生器产生的读取时钟信号同步地向主机发送数据， 上升时间裕度足以用于读取操作。 存储卡系统（200）包括主机（210）和存储卡（220）。 主机生成读命令。 存储卡响应于读取命令产生内部读取时钟信号，并与读取的时钟信号同步地向主机发送数据。 存储卡包括用于产生读时钟信号的读时钟发生器（224）。 主机包括写时钟发生器。 当主机将数据存储在存储卡中时，存储卡将数据与由写入时钟发生器产生的写时钟信号同步存储。
-
公开(公告)号：KR1020090000192A
公开(公告)日：2009-01-07
申请号：KR1020070008907
申请日：2007-01-29
Applicant: 삼성전자주식회사
CPC classification number: G11C16/349 , G11C16/3495
Abstract: An electronic system and a method for informing expiration and/or endurance data of a semiconductor card are provided to inform a user of the expiration and/or endurance data fixed in the semiconductor card. An electronic system comprises a memory card(30) storing expiration data and a host(20). The host transmits an expiration data request signal to the memory card and receives the expiration data. The memory card comprises: a memory(32) storing the expiration data; and a controller(31) connected to the memory and transmitting the expiration data to the host by responding to the expiration request signal received from the host. The host comprises: an internal circuit(23); a display unit(25); and a host controller(21) controlling data input/output between the internal circuit and the controller and transmitting the expiration data request signal to the controller. The internal circuit generates the expiration data request signal by connecting to the host controller and receives the expiration data through the host controller.
Abstract translation: 提供用于通知半导体卡的到期和/或耐久性数据的电子系统和方法，以向用户通知固定在半导体卡中的到期和/或耐久性数据。 电子系统包括存储过期数据的存储卡（30）和主机（20）。 主机向存储卡发送到期数据请求信号并接收到期数据。 存储卡包括：存储过期数据的存储器（32）; 以及控制器（31），连接到存储器并通过响应从主机接收的到期请求信号将到期数据发送到主机。 主机包括：内部电路（23）; 显示单元（25）; 以及主控制器（21），其控制内部电路和控制器之间的数据输入/输出，并将过期数据请求信号发送到控制器。 内部电路通过连接到主机控制器并通过主机控制器接收到期数据来生成到期数据请求信号。
-
公开(公告)号：KR1020080106775A
公开(公告)日：2008-12-09
申请号：KR1020070054620
申请日：2007-06-04
Applicant: 삼성전자주식회사
CPC classification number: G06F11/10
Abstract: A memory system including an ECC circuit is presented to prevent the increase of cost without increasing the size regardless of the increase of channels in the memory system. A memory system comprises a number of memory devices(310,320,330), a controller(200) to control the memory devices, and at least one channel. The channel is connected between the memory devices and the controller. The controller comprises a host interface(210), a memory interface block(250) and a first buffer memory block. The host interface interfaces write data inputted from a host to the bus, and interfaces read data received through the bus to the host. The memory interface block interfaces data to be written into the memory devices or to be read out from the memory devices. The first buffer memory block decodes read data read out from the memory devices.
Abstract translation: 提供了包括ECC电路的存储器系统，以防止成本的增加，而不增加存储器系统中的通道的增加。 存储器系统包括多个存储器件（310,320,330），用于控制存储器件的控制器（200）和至少一个通道。 通道连接在存储设备和控制器之间。 控制器包括主机接口（210），存储器接口块（250）和第一缓冲存储块。 主机接口将从主机输入的数据写入总线，并将通过总线接收的数据读取到主机。 存储器接口块将要写入存储器件的数据或从存储器件读出数据。 第一缓冲存储器块解码从存储器件读出的读取数据。
-
-
-
-
Search Results
5
records
(took 0.018 seconds)
