휴대용 단말기에서 동적인 대기화면을 디스플레이하는 장치및 방법
    1.
    发明公开
    휴대용 단말기에서 동적인 대기화면을 디스플레이하는 장치및 방법 无效
    在便携式终端中显示动态待机画面的装置和方法

    公开(公告)号:KR1020090014731A

    公开(公告)日:2009-02-11

    申请号:KR1020070078903

    申请日:2007-08-07

    CPC classification number: H04M1/72544 G06F3/14 G09G5/14 G09G2340/12

    Abstract: An apparatus and a method for displaying a dynamic standby screen in a portable terminal are provided to move and display a location of an image dynamically which is outputted on a standby screen according to a time change. When an output event of a standby screen is detected during a floating mode(200), a portable terminal selects any one among stored images or images that a user sets in advance and sets the selected image as a standby screen(202). The portable terminal sets an output form according to each image included in the set standby screen(204). The portable terminal sets an output location of each image on the standby screen according to a floating algorithm(206). The portable terminal displays each image at the set output location in the output form(208).

    Abstract translation: 提供了一种用于在便携式终端中显示动态待机画面的装置和方法,以根据时间变化动态地显示在待机屏幕上输出的动态图像的位置。 当在浮动模式(200)期间检测到待机屏幕的输出事件时,便携式终端选择预先存储的图像或图像中的任何一个,并将所选择的图像设置为待机屏幕(202)。 便携式终端根据设置的待机屏幕(204)中包括的每个图像设置输出形式。 便携式终端根据浮动算法(206)在待机屏幕上设置每个图像的输出位置。 便携式终端以输出形式(208)在设置的输出位置显示每个图像。

    반도체 장치의 커패시터 제조방법

    公开(公告)号:KR1019990039610A

    公开(公告)日:1999-06-05

    申请号:KR1019970059759

    申请日:1997-11-13

    Inventor: 안정민

    Abstract: 하부전극의 모서리를 라운딩하여 그 표면에 반구형 그레인 실리콘막을 형성하는 방법으로 제조하는 반도체 장치의 커패시터 제조방법에 관하여 개시한다. (a)반도체장치의 하부구조물이 형성된 반도체기판 상부에 층간절연층을 형성한 후, 이를 패턴닝하여 반도체기판 상부의 소정영역을 노출하는 콘택을 형성하고, 이어서 반도체기판 전면에 폴리실리콘을 증착하여 하부전극층을 형성한 후, 이를 패터닝하여 하부전극 패턴을 형성한다. (b)하부전극 패턴의 상부 모서리를 라운딩한다. (c)라운딩된 하부전극 패턴에 반구형 실리콘막(HSG)을 형성한다. (d)반구형 실리콘막(HSG)을 감싸는 유전체층을 형성한다. (e)유전체층을 감싸는 상부전극층을 형성한다.

    반도체장치의 디프 콘택 형성방법
    3.
    发明公开
    반도체장치의 디프 콘택 형성방법 无效
    用于形成半导体器件的深触点的方法

    公开(公告)号:KR1019980084296A

    公开(公告)日:1998-12-05

    申请号:KR1019970020049

    申请日:1997-05-22

    Inventor: 추창웅 안정민

    Abstract: 본 발명은 주변회로영역의 콘택을 형성할 영역에 셀 영역에 커패시터의 하부전극을 형성하는 단계에서 더미패턴을 형성한다. 따라서 주변회로영역에서 콘택부의 콘택 형성두께가 얇아진다. 이러한 결과에 의해 주변회로영역에 형성되는 콘택을 위한 식각시간이 짧아질 뿐만 아니라 형성되는 콘택의 종횡비도 셀 영역의 그것과 유사해져서 후속 콘택홀을 채우는 공정이 한결 쉬워진다.

Patent Agency Ranking