-
公开(公告)号：KR1020170134989A
公开(公告)日：2017-12-08
申请号：KR1020160066110
申请日：2016-05-30
Applicant: 삼성전자주식회사
Abstract: 복수의뱅크어레이들을구비하는메모리셀 어레이를포함하는반도체메모리장치의동작방법에서는, 상기메모리셀 어레이의제1 영역의메모리셀들을테스트하여상기제1 영역에포함된페일셀들을검출하고, 상기검출된페일셀들에대응되는페일어드레스를판별하고, 상기판별된페일어드레스를상기제1 영역과는다른상기메모리셀 어레이의제2 영역에저장한다. 따라서테스트모드에서메모리셀 어레이의사용성을증가시킬수 있다.
Abstract translation: 操作包括：存储单元阵列，其包括多个银行阵列的，测试中的存储器单元包括在第一区中的故障单元的存储单元阵列和检测的第一区域中，所述检测的半导体存储器件的方法 并且将所确定的故障地址存储在与第一区域不同的存储器单元阵列的第二区域中。 因此，在测试模式下可以增加存储器单元阵列的可用性。
-
公开(公告)号：KR1020170121798A
公开(公告)日：2017-11-03
申请号：KR1020160050503
申请日：2016-04-26
Applicant: 삼성전자주식회사
CPC classification number: G06F3/061 , G06F3/0619 , G06F3/064 , G06F3/0659 , G06F3/0673 , G06F11/1048 , G11C11/161 , G11C11/1673 , G11C11/1675 , G11C29/52 , G11C29/70 , G11C2029/0411 , H03M13/13 , H03M13/1575 , H03M13/6502
Abstract: 반도체메모리장치는메모리셀 어레이, 제어로직회로및 에러정정회로를포함한다. 상기에러정정회로는상기제어로직회로의제어에따라메인데이터가저장될타겟페이지로부터제1 유닛의데이터를독출하여 ECC 디코딩을수행하여신드롬데이터를생성함과동시에, 적어도메인데이터에기초하여제1 패리티데이터를생성하고, 에러가발생한위치에따라상기제1 패리티데이터를선택적으로수정함으로써독출-수정-기입동작의수행시간을감소시키면서코드워드에오류가발생하는것을방지할수 있다.
Abstract translation: 该半导体存储装置包括存储单元阵列，控制逻辑电路和纠错电路。 纠错电路根据控制逻辑电路的控制从主数据要被存储的目标页面读取第一单元的数据以执行ECC解码以生成校验子数据， 生成奇偶校验数据并且根据错误发生的位置选择性地修改第一奇偶校验数据，从而减少读取 - 修改 - 写入操作的执行时间并防止码字中的错误。
-
公开(公告)号：KR1020170035103A
公开(公告)日：2017-03-30
申请号：KR1020150133757
申请日：2015-09-22
Applicant: 삼성전자주식회사
CPC classification number: G06F11/1068 , G06F3/0619 , G06F3/0634 , G06F3/064 , G06F3/0679 , G06F11/1048 , G11C11/1677 , G11C29/52 , G11C2029/0411
Abstract: 반도체메모리장치는메모리셀 어레이, 제어로직회로, 에러정정회로및 제1 경로선택회로를포함한다. 상기메모리셀 어레이는복수의뱅크어레이들을구비한다. 상기제어로직회로는상기메모리셀 어레이에대한액세스를제어하고커맨드에기초하여덴시티모드신호를생성한다. 상기제1 경로선택회로는상기덴시티모드신호에응답하여기입데이터를선택적으로상기에러정정회로에제공한다. 상기뱅크어레이들각각은적어도제1 서브어레이및 제2 서브어레이를포함한다.
Abstract translation: 半导体存储器件包括存储单元阵列，控制逻辑电路，纠错电路和第一路径选择电路。 存储器单元阵列包括多个存储体阵列。 控制逻辑电路控制对存储单元阵列的访问并基于该命令产生一个随从模式信号。 第一路径选择电路响应密集模式信号选择性地向纠错电路提供写入数据。 每个阵列阵列至少包括第一子阵列和第二子阵列。
-
-
Search Results
3
records
(took 0.022 seconds)
