-
公开(公告)号:KR101653262B1
公开(公告)日:2016-09-02
申请号:KR1020100033422
申请日:2010-04-12
Applicant: 삼성전자주식회사
CPC classification number: G11C11/5628 , G11C16/3436
Abstract: 여기에는행들과열들로배열된메모리셀들을갖는멀티-비트메모리의프로그램방법이제공되며, 프로그램방법은선택된워드라인의메모리셀들에대한 1-스텝프로그램동작, 거친프로그램동작, 그리고정교한프로그램동작을수행하는것을포함한다. 상기정교한프로그램동작은이니셜읽기동작을통해상기선택된워드라인의메모리셀들로부터읽혀진 1-스텝프로그램된데이터와, 거친프로그램된데이터에의거하여행해진다.
-
公开(公告)号:KR101586046B1
公开(公告)日:2016-01-18
申请号:KR1020090045838
申请日:2009-05-26
Applicant: 삼성전자주식회사
CPC classification number: G11C16/26 , G06F11/1048 , G11C11/5642 , G11C16/0483 , G11C29/00
Abstract: 본발명의실시예에따른저장장치는, 데이터를저장하기위한저장유닛, 상기저장유닛으로부터적어도하나의읽기레벨로읽혀진데이터의에러를정정하기위한에러제어유닛, 및상기에러가정정가능하지않을때, 상기적어도하나의읽기레벨을제어하기위한읽기레벨제어유닛을포함하되, 상기읽기레벨제어유닛은상기저장유닛의메모리셀들의산포를측정하고, 상기측정된산포를필터링하고, 상기필터링된산포를근거로하여상기적어도하나의읽기레벨을재설정할것이다. 본발명에따른저장장치및 그것의읽기방법은읽기동작시필터링된산포를근거로하여읽기레벨을설정하도록구현됨으로써, 최적의읽기레벨을설정할수 있다.
-
公开(公告)号:KR101736251B1
公开(公告)日:2017-05-17
申请号:KR1020100019257
申请日:2010-03-04
Applicant: 삼성전자주식회사
CPC classification number: G11C16/04
Abstract: 메모리시스템은메모리장치및 데이터변환부를포함한다. 상기메모리장치는복수의멀티레벨셀들을갖는메모리셀 어레이를구비한다. 상기데이터변환부는상기멀티레벨셀에기록하기위한수신데이터의상응하는대역폭을가변하여변환데이터를상기메모리셀 어레이에제공하는인코딩장치를구비한다.
Abstract translation: 存储器系统包括存储器设备和数据转换单元。 所述存储器设备包括具有多个多级单元的一个存储器单元阵列。 数据转换单元包括:编码单元,用于提供对应于所接收的数据的可变带宽用于写入到存储器单元阵列中的所述多级单元的转换数据。
-
公开(公告)号:KR101536689B1
公开(公告)日:2015-07-15
申请号:KR1020080002177
申请日:2008-01-08
Applicant: 삼성전자주식회사
IPC: H04B1/10
CPC classification number: H04B1/12 , H04B1/1027
Abstract: RF 수신기의간섭신호제거장치가개시된다. 본발명에따른 RF 수신기의간섭신호제거장치는, 저잡음증폭을수행하는저잡음증폭부, 저잡음증폭부의출력신호로부터원하는대역의필요신호를제거하여피드백시키는피드백처리부, 및입력되는 RF 신호와피드백된신호를합성하여, 간섭신호가제거된 RF 신호를저잡음증폭부에제공하는신호처리부를포함한다. 이에따라, 별도로복수개의 SAW 필터를칩 외부에마련하여필터링할필요가없게되므로, RF 수신기의간섭신호제거장치제작비용을저감할수 있으며, RF 수신기의간섭신호를제거장치의사이즈를더 줄일수 있다.
-
公开(公告)号:KR101518039B1
公开(公告)日:2015-05-07
申请号:KR1020080124051
申请日:2008-12-08
Applicant: 삼성전자주식회사
Abstract: 본 발명에 따른 불휘발성 메모리 장치의 프로그램 방법은, (a) 복수의 메모리 셀들에 기입될 프로그램 데이터를 참조하여, 상기 복수의 메모리 셀들 상호 간에 미치는 영향에 따라 상기 복수의 메모리 셀들을 공격 셀들과 희생 셀들로 분류하는 단계; 및 (b) 상기 공격 셀들을 상기 희생 셀들과 다른 프로그램 동작에 따라 상기 복수의 메모리 셀들을 프로그램하는 단계를 포함한다.
Abstract translation: 根据本发明的非易失性存储器件的编程方法包括以下步骤:(a)参考要被写入多个存储器单元的编程数据, 分类成细胞; 并且(b)根据来自受害者单元的不同编程操作对多个存储器单元进行编程。
-
公开(公告)号:KR101486980B1
公开(公告)日:2015-01-30
申请号:KR1020080105398
申请日:2008-10-27
Applicant: 삼성전자주식회사
CPC classification number: G11C16/26 , G11C16/3427
Abstract: 본 발명에 따른 불휘발성 메모리 장치의 산포 분석 방법은, (a) 중첩된 문턱 전압 산포를 갖는 복수의 메모리 셀들을 액세스하여 중첩의 정도를 검출하는 단계; 그리고 (b) 상기 검출된 중첩의 정도에 따라 중첩된 상기 문턱 전압 산포들 각각의 원래 형태를 추정하는 단계를 포함한다.
-
公开(公告)号:KR1020100120991A
公开(公告)日:2010-11-17
申请号:KR1020090039906
申请日:2009-05-07
Applicant: 삼성전자주식회사
CPC classification number: H03M13/455 , G06F11/1068 , G11C16/26
Abstract: PURPOSE: A memory system performing easer manipulation and a reading method thereof are provided to select eraser by repeating the reading operation in the same voltage level when error correction is impossible, thereby correcting the error by the eraser. CONSTITUTION: A memory controller reads a data from a memory in a reference voltage level(VR)(S110). If the error correction of data is impossible, an error correction circuit corrects an error of the data(S120,S125). Otherwise, the erasure decoding of the data is determined(S130). The eraser manipulator selects erasure candidates by repeating the reading operation in a reference voltage level(S140). A erasure manipulator manipulates eraser by the selected erasure candidates(S150).
Abstract translation: 目的:提供执行简易操作的记忆系统及其读取方法,以便在不可能进行纠错的情况下通过重复相同电压电平的读取操作来选择橡皮擦,从而通过橡皮擦校正错误。 构成:存储器控制器以参考电压电平(VR)从存储器读取数据(S110)。 如果数据的纠错不可能,则纠错电路校正数据的错误(S120,S125)。 否则,确定数据的擦除解码(S130)。 橡皮擦操纵器通过重复参考电压电平中的读取操作来选择擦除候选(S140)。 擦除机械手通过选择的擦除候选来操纵橡皮擦(S150)。
-
公开(公告)号:KR1020100001595A
公开(公告)日:2010-01-06
申请号:KR1020080061566
申请日:2008-06-27
Applicant: 삼성전자주식회사
IPC: H03H17/00
CPC classification number: H03H15/023
Abstract: PURPOSE: A no decimation fir filter is provided to eliminate the down sampling function by decimation and to be used as cascade structure. CONSTITUTION: The clock generator(101) is created the different clock signal. The sub block(102-1-m) comprises the sample storage unit storing the inputted sample. The sub block has one state among the charging state for storing the inputted sample, and the transfer state for outputting the saved sample' or the reset state for the initiation. The state of the sub block is successively varied with the clock signal.
Abstract translation: 目的:提供无抽提冷却滤波器,通过抽取消除下采样功能,并用作级联结构。 构成:时钟发生器(101)被创建为不同的时钟信号。 子块(102-1-m)包括存储输入的样本的样本存储单元。 子块在用于存储输入的采样的充电状态和用于输出保存的采样的转移状态或用于启动的复位状态之间具有一个状态。 子块的状态随时钟信号而连续变化。
-
公开(公告)号:KR1020090076306A
公开(公告)日:2009-07-13
申请号:KR1020080002177
申请日:2008-01-08
Applicant: 삼성전자주식회사
IPC: H04B1/10
CPC classification number: H04B1/12 , H04B1/1027 , H04B1/10
Abstract: A device for removing an interference signal and an RF(Radio Frequency) receiver using the same are provided to reduce a manufacturing cost by requiring no filtering with a plurality of SAW(Surface Acoustic Wave) filters, which are installed to the outside of a chip. A low noise amplifier(120) performs low-noise-amplification. A feedback processor(130) performs feedback by removing a needed signal of a desired band from an output signal of the low noise amplifier. A signal processor(140) mixes an RF signal and a feedback signal. The signal processor provides the RF signal excluding an interference signal to the low noise amplifier.
Abstract translation: 提供一种用于去除干扰信号的装置和使用该装置的RF(射频)接收机,以通过不需要用安装在芯片外部的多个SAW(表面声波)滤波器进行滤波来降低制造成本 。 低噪声放大器(120)执行低噪声放大。 反馈处理器(130)通过从低噪声放大器的输出信号中去除期望频带的所需信号来执行反馈。 信号处理器(140)混合RF信号和反馈信号。 信号处理器将排除干扰信号的RF信号提供给低噪声放大器。
-
公开(公告)号:KR101679358B1
公开(公告)日:2016-11-24
申请号:KR1020090075334
申请日:2009-08-14
Applicant: 삼성전자주식회사
CPC classification number: G11C11/5628 , G11C11/5642
Abstract: 플래시메모리장치, 이의프로그램방법및 독출방법이개시된다. 발명의실시예에따른 N(N은 2 이상의자연수) 비트멀티-레벨셀 플래시메모리장치는, 프로그램명령또는독출명령에응답하여, 상기멀티-레벨셀 플래시메모리장치의메모리셀 어레이로데이터의제1 내지제N 비트를프로그램하거나, 상기메모리셀 어레이로부터데이터의제1 내지제N 비트를독출하는것을제어하는제어로직; 및상기데이터의제1 내지제N 비트에대한프로그램또는독출이완료되면, 제어신호에응답하여, 상기데이터의 N+1번째비트에대한프로그램또는독출을수행하는비트레벨변환제어회로를구비한다. 이때, 상기비트레벨변환제어회로는, 상기데이터의제1 내지제N 비트에대한프로그램또는독출에사용되는전압의전압레벨을변경하여, 상기데이터의 N+1번째비트에대응되는 2개의셀 산포들중 2개의셀 산포들에대하여프로그램또는독출한후, 나머지 2개의셀 산포들에대하여프로그램또는독출한다.
Abstract translation: 闪存器件包括控制逻辑电路和位电平转换逻辑电路。 控制逻辑电路对N位MLC闪速存储器件的存储单元阵列中的第一到第N位数据进行编程,或响应于程序命令和程序命令之一从存储单元阵列中读取数据的第一至第N位 读命令。 在数据的第一至第N位被完全编程或读取之后,位电平转换控制逻辑电路响应于控制信号编程或读取数据的第(N + 1)位。 位电平转换控制逻辑电路转换用于编程或读取数据的第一至第N位的电压电平,以对与第(N + 1)个对应的2N + 1个单元分布的2N个单元分布进行编程或读取 )位,然后编程或读取其他2N个单元分布。
-
-
-
-
-
-
-
-
-