반도체 장치 및 이의 제조 방법
    2.
    发明公开
    반도체 장치 및 이의 제조 방법 审中-实审
    半导体器件及其制造方法

    公开(公告)号:KR1020160028242A

    公开(公告)日:2016-03-11

    申请号:KR1020140117063

    申请日:2014-09-03

    Abstract: 소오스/드레인으로사용되는에피택셜막의씨드역할을하는핀의높이를줄여줌으로써, 소오스/드레인의크기를감소시키고신뢰성을향상시킬수 있는반도체장치제조방법을제공하는것이다. 상기반도체장치는기판상에형성되고, 제1 방향으로연장되고, 제1 내지제3 부분을포함하는제1 핀형액티브패턴으로, 상기제1 내지제3 부분은상기제1 방향으로순차적으로배치되고, 상기기판의상면으로부터상기제1 부분의상면까지의높이는상기기판의상면으로부터상기제2 부분의상면까지의높이보다높고, 상기기판의상면으로부터상기제2 부분의상면까지의높이는상기기판의상면으로부터상기제3 부분의상면까지의높이보다높은제1 핀형액티브패턴, 상기제1 방향과다른제2 방향으로연장되고, 상기제1 부분상에형성되는게이트전극, 및상기제3 부분상에형성되는제1 소오스/드레인을포함한다.

    Abstract translation: 本发明的目的是提供一种半导体器件及其制造方法,其减小了引脚用于作为源极/漏极的外延膜的种子的作用的高度,以减小源极/漏极的尺寸, 提高可靠性。 半导体器件包括:形成在衬底上的第一pin状有源图案沿第一方向延伸,并且包括沿第一方向依次布置的第一至第三部分,并且其中,从 第一部分的上表面的基板高于从基板的上表面到第二部分的上表面的高度,并且从基板的上表面到第二部分的上表面的高度是 高于从所述基板的上表面到所述第三部分的上表面的高度; 在与第一方向不同的第二方向上延伸的栅电极,形成在第一部分上; 以及形成在第三部分上的第一源极/漏极。

    반도체 장치 및 이의 제조 방법

    公开(公告)号:KR102227128B1

    公开(公告)日:2021-03-12

    申请号:KR1020140117063

    申请日:2014-09-03

    Abstract: 소오스/드레인으로사용되는에피택셜막의씨드역할을하는핀의높이를줄여줌으로써, 소오스/드레인의크기를감소시키고신뢰성을향상시킬수 있는반도체장치제조방법을제공하는것이다. 상기반도체장치는기판상에형성되고, 제1 방향으로연장되고, 제1 내지제3 부분을포함하는제1 핀형액티브패턴으로, 상기제1 내지제3 부분은상기제1 방향으로순차적으로배치되고, 상기기판의상면으로부터상기제1 부분의상면까지의높이는상기기판의상면으로부터상기제2 부분의상면까지의높이보다높고, 상기기판의상면으로부터상기제2 부분의상면까지의높이는상기기판의상면으로부터상기제3 부분의상면까지의높이보다높은제1 핀형액티브패턴, 상기제1 방향과다른제2 방향으로연장되고, 상기제1 부분상에형성되는게이트전극, 및상기제3 부분상에형성되는제1 소오스/드레인을포함한다.

Patent Agency Ranking