-
公开(公告)号：KR102227128B1
公开(公告)日：2021-03-12
申请号：KR1020140117063A
申请日：2014-09-03
Applicant: 삼성전자주식회사
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L27/1104 , H01L29/785 , H01L21/823814 , H01L21/823821 , H01L21/823828 , H01L27/0886 , H01L27/0924 , H01L27/1116 , H01L29/0847 , H01L29/408 , H01L29/66545 , H01L29/66636 , H01L29/66795 , H01L29/7809 , H01L29/7831 , H01L21/823418 , H01L21/823431 , H01L29/7848
Abstract: 소오스/드레인으로 사용되는 에피택셜막의 씨드 역할을 하는 핀의 높이를 줄여줌으로써, 소오스/드레인의 크기를 감소시키고 신뢰성을 향상시킬 수 있는 반도체 장치 제조 방법을 제공하는 것이다. 상기 반도체 장치는 기판 상에 형성되고, 제1 방향으로 연장되고, 제1 내지 제3 부분을 포함하는 제1 핀형 액티브 패턴으로, 상기 제1 내지 제3 부분은 상기 제1 방향으로 순차적으로 배치되고, 상기 기판의 상면으로부터 상기 제1 부분의 상면까지의 높이는 상기 기판의 상면으로부터 상기 제2 부분의 상면까지의 높이보다 높고, 상기 기판의 상면으로부터 상기 제2 부분의 상면까지의 높이는 상기 기판의 상면으로부터 상기 제3 부분의 상면까지의 높이보다 높은 제1 핀형 액티브 패턴, 상기 제1 방향과 다른 제2 방향으로 연장되고, 상기 제1 부분 상에 형성되는 게이트 전극, 및 상기 제3 부분 상에 형성되는 제1 소오스/드레인을 포함한다.
-
公开(公告)号：KR1020170005417A
公开(公告)日：2017-01-13
申请号：KR1020167031479
申请日：2014-05-13
Applicant: 삼성전자주식회사 , 금오공과대학교 산학협력단
CPC classification number: H01J19/24 , H01J1/30 , H01J9/022 , H01J9/148 , H01J19/38 , H01J19/44 , H01J2209/022
Abstract: 그래핀을이용한전자방출소자및 그제조방법이개시된다. 개시된전자방출소자는, 적어도하나의슬롯이형성된금속홀더와, 상기슬롯에삽입되어상기금속홀더의제1면으로부터돌출되도록마련되며에미터지지부재와상기에미터지지부재상에부착된그래핀에미터를포함하는적어도하나의에미터플레이트와, 상기금속홀더의제1면상에마련되는절연층과, 상기절연층상에마련되며게이트지지부재와상기게이트지지부재상에부착된그래핀게이트를포함하는게이트전극을포함한다.
Abstract translation: 公开了使用石墨烯的电子发射器件及其制造方法。 电子发射器件包括具有至少一个槽的金属保持器，插入到槽中的至少一个发射极板，以从金属保持器的第一表面突出，并且包括附着在发射器支撑构件上的发射体支撑构件和石墨烯发射器 设置在所述金属保持器的第一表面上的绝缘层，以及设置在所述绝缘层上并包括安装在所述栅极支撑构件上的栅极支撑构件和石墨烯栅极的栅电极。
-
公开(公告)号：KR1020150026363A
公开(公告)日：2015-03-11
申请号：KR1020130105097
申请日：2013-09-02
Applicant: 삼성전자주식회사 , 금오공과대학교 산학협력단
IPC: H01J1/30
CPC classification number: H01J9/025 , H01J1/3046 , H01J35/065 , H01J2201/30423 , H01J2201/30461
Abstract: 개시된 전계 방출 소자는, 캐소드 전극과, 상기 캐소드 전극에 지지된 전자 방출원을 포함하는 에미터; 상기 에미터 주위에 마련되고 상기 전자 방출원으로부터 방출된 전자의 통로인 개구를 형성하는 절연 스페이서; 상기 개구를 덮는 그래핀 시트를 구비하는 게이트 전극;을 포함한다.
Abstract translation: 本发明提供能够在低栅极电压下高效率地抽出许多电子的场致发射元件，以及制造场致发射元件的栅电极的方法。 所公开的场发射元件包括：阴极电极; 包括由阴极电极支撑的电子发射源的发射极; 绝缘间隔件，其布置在发射器周围并形成作为从电子发射源发射的电子的路径的开口; 以及栅电极，其包括覆盖所述开口的石墨烯片。
-
公开(公告)号：KR1020130096953A
公开(公告)日：2013-09-02
申请号：KR1020120018576
申请日：2012-02-23
Applicant: 삼성전자주식회사
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L21/823431 , H01L21/823821 , H01L27/0886 , H01L29/66795 , H01L29/785
Abstract: PURPOSE: A method for manufacturing a semiconductor device is provided to improve the electrical characteristics of fin field effect transistors by using an epitaxial layer as a channel for the fin field effect transistors. CONSTITUTION: A semiconductor substrate (100) including a first active region and a second active region is prepared. Mold patterns (120) having opening parts for exposing the upper surface of the semiconductor substrate are formed. First semiconductor fins and second semiconductor fins are formed. The upper surfaces of the mold patterns are selectively recessed. A gate electrode passes across the first semiconductor fins and the second semiconductor fins.
Abstract translation: 目的：提供一种用于制造半导体器件的方法，以通过使用外延层作为鳍式场效应晶体管的沟道来改善鳍式场效应晶体管的电特性。 构成：制备包括第一有源区和第二有源区的半导体衬底（100）。 形成具有用于暴露半导体衬底的上表面的开口部分的模具图案（120）。 形成第一半导体鳍片和第二半导体鳍片。 模具图案的上表面选择性地凹入。 栅电极穿过第一半导体鳍片和第二半导体鳍片。
-
公开(公告)号：KR101876793B1
公开(公告)日：2018-07-11
申请号：KR1020120019765
申请日：2012-02-27
Applicant: 삼성전자주식회사
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/6681 , H01L21/02255 , H01L21/32053 , H01L21/76224 , H01L27/092 , H01L29/517 , H01L29/66545 , H01L29/66795 , H01L29/7848 , H01L29/785
Abstract: 전계효과트랜지스터및 그제조방법이제공된다. 이방법은기판을패터닝하여활성핀을형성하고, 활성핀을덮는게이트절연막을형성하고, 게이트절연막상에활성핀을가로지르는희생게이트패턴을형성하고, 희생게이트패턴의측벽에게이트스페이서를형성하고, 희생게이트패턴의양측에소스/드레인전극들을형성하고, 소스/드레인전극들상에실리사이드패턴들을형성한후, 희생게이트패턴을게이트패턴으로대체하는단계를포함할수 있다.
-
Patent Agency Ranking
公开(公告)号：KR1020170101077A
公开(公告)日：2017-09-05
申请号：KR1020160074728
申请日：2016-06-15
Applicant: 삼성전자주식회사
IPC: H04N7/088 , H04N5/44 , H04N5/445 , H04N21/2385
Abstract: 서버로부터상기영상표시장치가위치한지역에대응하는통합주파수대역에대한정보를수신하는통신부, 디스플레이부, 프로세서, 메모리, 및상기메모리에저장되고상기프로세서에의해실행되는하나이상의프로그램들을포함하고, 상기하나이상의프로그램들은, 상기통합주파수대역에포함된채널들중 상기영상표시장치에서수신가능한채널을검색하고, 상기검색결과를상기디스플레이부에표시하기위한인스트럭션들(instructions)을포함하고, 통합주파수대역은, 상기영상표시장치와동일한지역에위치하는다른영상표시장치들에서수신가능한주파수대역들에기초하여결정된주파수대역인영상표시장치가개시된다.
Abstract translation: 通过在所述通信单元，显示单元，处理器，存储器和用于接收关于对应于图像显示设备所位于的区域的集成频带信息存储器中的服务器存储，并且包括由处理器，其中执行的一个或多个程序 一个或多个程序，包含在综合频带搜索由所述图像显示装置的接收信道的信道的一个，并且包括用于显示在显示单元上的搜索结果，集成频带的指示（指令） 是，公开了其他的图像显示基于在它们位于相同的区域中的视频显示装置的设备可接收频带所确定的频带的逆视频显示装置。
-
-
公开(公告)号：KR1020160028242A
公开(公告)日：2016-03-11
申请号：KR1020140117063
申请日：2014-09-03
Applicant: 삼성전자주식회사
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L27/1104 , H01L21/823418 , H01L21/823431 , H01L21/823814 , H01L21/823821 , H01L21/823828 , H01L27/0886 , H01L27/0924 , H01L27/1116 , H01L29/0847 , H01L29/408 , H01L29/66545 , H01L29/66636 , H01L29/785 , H01L29/7809 , H01L29/7831
Abstract: 소오스/드레인으로사용되는에피택셜막의씨드역할을하는핀의높이를줄여줌으로써, 소오스/드레인의크기를감소시키고신뢰성을향상시킬수 있는반도체장치제조방법을제공하는것이다. 상기반도체장치는기판상에형성되고, 제1 방향으로연장되고, 제1 내지제3 부분을포함하는제1 핀형액티브패턴으로, 상기제1 내지제3 부분은상기제1 방향으로순차적으로배치되고, 상기기판의상면으로부터상기제1 부분의상면까지의높이는상기기판의상면으로부터상기제2 부분의상면까지의높이보다높고, 상기기판의상면으로부터상기제2 부분의상면까지의높이는상기기판의상면으로부터상기제3 부분의상면까지의높이보다높은제1 핀형액티브패턴, 상기제1 방향과다른제2 방향으로연장되고, 상기제1 부분상에형성되는게이트전극, 및상기제3 부분상에형성되는제1 소오스/드레인을포함한다.
Abstract translation: 本发明的目的是提供一种半导体器件及其制造方法，其减小了引脚用于作为源极/漏极的外延膜的种子的作用的高度，以减小源极/漏极的尺寸， 提高可靠性。 半导体器件包括：形成在衬底上的第一pin状有源图案沿第一方向延伸，并且包括沿第一方向依次布置的第一至第三部分，并且其中，从 第一部分的上表面的基板高于从基板的上表面到第二部分的上表面的高度，并且从基板的上表面到第二部分的上表面的高度是 高于从所述基板的上表面到所述第三部分的上表面的高度; 在与第一方向不同的第二方向上延伸的栅电极，形成在第一部分上; 以及形成在第三部分上的第一源极/漏极。
-
公开(公告)号：KR1020130098004A
公开(公告)日：2013-09-04
申请号：KR1020120019765
申请日：2012-02-27
Applicant: 삼성전자주식회사
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/6681 , H01L21/02255 , H01L21/32053 , H01L21/76224 , H01L27/092 , H01L29/517 , H01L29/66545 , H01L29/66795 , H01L29/7848 , H01L29/785
Abstract: PURPOSE: A field effect transistor and a manufacturing method thereof are provided to form a gate insulation layer with improved electrical and structural properties. CONSTITUTION: An active fin is formed by patterning a substrate (S10). A gate insulation layer which covers the active fin is formed (S20). A sacrificial gate pattern crossing the active fin is formed on the gate insulation layer (S30). A gate spacer is formed on the sidewall of the sacrificial gate pattern (S40). A source electrode and a drain electrode are formed on both sides of the sacrificial gate pattern (S50). A silicide pattern is formed on the source and drain electrodes (S60). A gate electrode filling a gap area is formed (S70). A wiring structure which is connected to the source and drain electrodes is formed (S80). [Reference numerals] (S10) Form an active fin; (S20) Form a gate insulation layer; (S30) Form a sacrificial gate pattern; (S40) Form a gate spacer; (S50) Form source and drain electrodes; (S60) Form a silicide pattern; (S70) Form a gate electrode; (S80) Form a wiring structure
Abstract translation: 目的：提供场效应晶体管及其制造方法，以形成具有改进的电和结构特性的栅绝缘层。 构成：通过图案化衬底形成活性鳍（S10）。 形成覆盖有源散热片的栅极绝缘层（S20）。 在栅极绝缘层上形成与有源鳍状物交叉的牺牲栅极图案（S30）。 在牺牲栅极图案的侧壁上形成栅极间隔物（S40）。 源极电极和漏电极形成在牺牲栅极图案的两侧（S50）。 在源极和漏极上形成硅化物图案（S60）。 形成填充间隙区域的栅电极（S70）。 形成连接到源极和漏极的布线结构（S80）。 （附图标记）（S10）形成活动翅片; （S20）形成栅绝缘层; （S30）形成牺牲栅格图案; （S40）形成栅极间隔物; （S50）形成源极和漏极; （S60）形成硅化物图案; （S70）形成栅电极; （S80）形成配线结构
-
公开(公告)号：KR102227128B1
公开(公告)日：2021-03-12
申请号：KR1020140117063
申请日：2014-09-03
Applicant: 삼성전자주식회사
IPC: H01L29/78 , H01L21/336
Abstract: 소오스/드레인으로사용되는에피택셜막의씨드역할을하는핀의높이를줄여줌으로써, 소오스/드레인의크기를감소시키고신뢰성을향상시킬수 있는반도체장치제조방법을제공하는것이다. 상기반도체장치는기판상에형성되고, 제1 방향으로연장되고, 제1 내지제3 부분을포함하는제1 핀형액티브패턴으로, 상기제1 내지제3 부분은상기제1 방향으로순차적으로배치되고, 상기기판의상면으로부터상기제1 부분의상면까지의높이는상기기판의상면으로부터상기제2 부분의상면까지의높이보다높고, 상기기판의상면으로부터상기제2 부분의상면까지의높이는상기기판의상면으로부터상기제3 부분의상면까지의높이보다높은제1 핀형액티브패턴, 상기제1 방향과다른제2 방향으로연장되고, 상기제1 부분상에형성되는게이트전극, 및상기제3 부분상에형성되는제1 소오스/드레인을포함한다.
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.022 seconds)
