-
公开(公告)号：KR100646780B1
公开(公告)日：2006-11-17
申请号：KR1019990033094
申请日：1999-08-12
Applicant: 삼성전자주식회사
Inventor： 장근하
IPC: H01L29/786
Abstract: 절연 기판 상부에 게이트선과 게이트선의 분지인 게이트 전극을 포함하는 게이트 배선을 형성한다. 이어, 게이트 배선 상부에 게이트 절연막을 증착하고, 비정질 규소로 이루어진 반도체층과 n형 불순물이 도핑된 비정질 규소로 이루어진 저항성 접촉층을 증착한 후 패터닝하여 반도체 패턴 및 저항성 접촉층 패턴을 형성한다. 이어, 데이터선 및 데이터선의 분지인 소스 전극, 소스 전극과 마주하는 드레인 전극을 형성하고, 소스 및 드레인 전극을 마스크로 저항성 접촉층 패턴을 식각하여 반도체 패턴을 드러낸다. 이어, 보호막을 증착한 후 패터닝하여 드레인 전극의 일부를 드러내는 접촉 구멍을 형성하고 화소 영역의 보호막과 게이트 절연막을 함께 식각하여 제거한다. 이때, 게이트선 상부의 게이트 절연막 및 보호막은 제거하지 않고 남겨 놓는다. 이어, ITO와 같은 도전 물질을 증착한 후 패터닝하여 드레인 전극과 전기적으로 연결되며 게이트선과 중첩되도록 화소 전극을 형성한다. 이와 같은 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서는 화소 영역의 게이트 절연막 및 보호막을 제거하여 투과율을 높여 휘도를 증가시킨다.
투과율, 휘도, 유지 용량-
公开(公告)号：KR1019990030877A
公开(公告)日：1999-05-06
申请号：KR1019970051334
申请日：1997-10-07
Applicant: 삼성전자주식회사
Inventor： 장근하
IPC: G02F1/136
Abstract: 투명 기판 위에 게이트 패턴을 형성하고 게이트 절연막과 비정질 규소층을 차례로 증착한다. 유기 절연막을 회전 코팅하고, 배선 사이의 빈 공간과 박막 트랜지스터가 형성될 부분에 유기 블랙 매트릭스를 형성한다. 이 때 게이트 전극 상부의 비정질 규소층을 노출시키는 두 개의 접촉 구멍을 형성한다. 다음으로, 저항 접촉층과 금속층을 차례로 증착하고 소스/드레인 전극과 데이터선을 포함하는 데이터 패턴을 형성하고 이 패턴을 마스크로 하여 고농도로 도핑된 n+ 비정질 규소층과 비정질 규소층을 차례로 식각한다. 다음으로 기판의 전면에 보호막을 형성하고 드레인 전극 위에 접촉 구멍을 뚫는다. 마지막으로 게이트선과 데이터선의 교차로 정의되는 화소 영역에 투명 도전막으로 된 화소 전극을 형성한다. 이렇게 하면 비정질 규소층의 상부에 형성된 유기 절연막을 이용해 에치 스토퍼와 블랙 매트릭스 패턴을 동시에 형성할 수 있다.
-
公开(公告)号：KR1019990017661A
公开(公告)日：1999-03-15
申请号：KR1019970040656
申请日：1997-08-25
Applicant: 삼성전자주식회사
Inventor： 장근하
IPC: H01L21/12
Abstract: 본 발명은 박막 트랜지스터 기판 및 그 제조 방법에 관한 것으로서, 게이트 전극을 형성하고, 질화 실리콘막과 비정질 실리콘층과 n
+ 비정질 실리콘층을 연속적으로 형성한 후 반도체층을 패터닝하며, 유기 블랙 매트릭스를 형성한 후 소스-드레인 전극을 형성함으로써, 게이트 전극과 소스-드레인 전극 사이의 절연층의 두께가 증가되고 평탄화되어 게이트선 및 데이터선에서의 신호 지연, 게이트선과 데이터선 간의 단락, 단차에 의한 데이터선의 단선 등이 줄어드는 효과가 있다.-
-
公开(公告)号：KR1020000027712A
公开(公告)日：2000-05-15
申请号：KR1019980045710
申请日：1998-10-29
Applicant: 삼성전자주식회사
IPC: G02F1/136
CPC classification number: H01L27/124 , H01L27/12 , H01L27/1288
Abstract: PURPOSE: A method for manufacturing TFT substrate for LCD is provided to prevent the snapping of a wire of source/drain electrode, and to strengthen electrical connect between source/drain electrode and semiconductor layer. CONSTITUTION: A protecting film(700) is deposited and the deposited protecting film(700) is patterned using a fourth mask, and then a contact hole(710) is formed for exposing a drain electrode(620). An ITO layer is deposited on the protecting film(700) and the deposited ITO layer is patterned using a fifth mask, and then a pixel electrode(800) connected to the drain electrode(620) through the contact hole(710) is formed. Since the ITO is cut off in a groove type stepped difference portion(A) by an amorphous silicon layer(400) and a doped amorphous silicon layer(500) formed under a data line(630), a short between the pixel electrode(800) formed between the data line(630) is not occurred.
Abstract translation: 目的：提供一种用于制造用于LCD的TFT基板的方法，以防止源极/漏电极的引线的咬合，并且加强源极/漏极和半导体层之间的电连接。 构成：沉积保护膜（700），并且使用第四掩模对沉积的保护膜（700）进行图案化，然后形成用于暴露漏电极（620）的接触孔（710）。 在保护膜（700）上沉积ITO层，并使用第五掩模对沉积的ITO层进行构图，然后形成通过接触孔（710）连接到漏电极（620）的像素电极（800）。 由于通过在数据线（630）下形成的非晶硅层（400）和掺杂非晶硅层（500）在沟槽型阶梯差分部分（A）中切断ITO，所以像素电极（800） ）不在数据线（630）之间形成。
-
Patent Agency Ranking
公开(公告)号：KR100154817B1
公开(公告)日：1998-10-15
申请号：KR1019950026632
申请日：1995-08-25
Applicant: 삼성전자주식회사
IPC: H01L29/786
CPC classification number: H01L29/66765 , H01L29/78669 , H01L29/78678
Abstract: 본 발명은 액정 표시 장치용 박막 트랜지스터 및 그 제조 방법에 관한 것으로서, 낮은 오프 전류(I
off )를 유지하면서, 높은 전계 효과 이동도를 갖도록 하여 온전류(I
on )를 높일 수 있도록 하는 액정 표시 장치용 박막 트랜지스터 및 그 제조 방법에 관한 것이다.
게이트 절연막 위에 채널층인 미세 결정질 실리콘막이 형성되어 있으며, 상기 미세 결정질 실리콘막 위에 비정질 실리콘막이 형성되어 있으며, 상기 비정질 실리콘막 위에 중아부가 식각된 형태로 외인성 반도체막이 형성되어 있고, 상기 외인성 반도체 막 위에 중앙부가 식각된 형태로 형성되어 있는 도전 물질로 형성되는 소스 전극 및 드레인 전극을 포함하는 것을 특징으로 한다.-
公开(公告)号：KR100495793B1
公开(公告)日：2005-09-02
申请号：KR1019970051334
申请日：1997-10-07
Applicant: 삼성전자주식회사
Inventor： 장근하
IPC: G02F1/136
Abstract: 투명 기판 위에 게이트 패턴을 형성하고 게이트 절연막과 비정질 규소층을 차례로 증착한다. 유기 절연막을 회전 코팅하고, 배선 사이의 빈 공간과 박막 트랜지스터가 형성될 부분에 유기 블랙 매트릭스를 형성한다. 이 때 게이트 전극 상부의 비정질 규소층을 노출시키는 두 개의 접촉 구멍을 형성한다. 다음으로, 저항 접촉층과 금속층을 차례로 증착하고 소스/드레인 전극과 데이터선을 포함하는 데이터 패턴을 형성하고 이 패턴을 마스크로 하여 고농도로 도핑된 n+ 비정질 규소층과 비정질 규소층을 차례로 식각한다. 다음으로 기판의 전면에 보호막을 형성하고 드레인 전극 위에 접촉 구멍을 뚫는다. 마지막으로 게이트선과 데이터선의 교차로 정의되는 화소 영역에 투명 도전막으로 된 화소 전극을 형성한다. 이렇게 하면 비정질 규소층의 상부에 형성된 유기 절연막을 이용해 에치 스토퍼와 블랙 매트릭스 패턴을 동시에 형성할 수 있다.
-
公开(公告)号：KR100303446B1
公开(公告)日：2002-10-04
申请号：KR1019980045710
申请日：1998-10-29
Applicant: 삼성전자주식회사
IPC: G02F1/136
Abstract: 절연 기판 위에 게이트 배선을 형성하고, 그 위에 스퍼터 설비와 화학 기상 증착 설비가 일체로 형성되어 있는 장비를 이용하여 진공 상태에서 게이트 절연막, 비정질 규소층, 도핑된 비정질 규소층 및 크롬막을 연속으로 증착한다. 다음, 크롬막을 패터닝하여 데이터선, 소스 전극, 드레인 전극을 형성한 후, 도핑된 비정질 규소층과 비정질 규소층을 동시에 패터닝하고, 데이터선, 소스 전극, 드레인 전극을 식각 차단막으로 하여 노출되어 있는 도핑된 비정질 규소층을 식각한다. 이어서, 보호막을 증착하고, 접촉구를 형성하고, ITO를 증착하고 패터닝하여 화소 전극을 형성한다. 이렇게 하면, 자연 산화막이 형성되는 것을 방지할 수 있고 따라서 플루오르화 수소를 사용하는 세정 공정을 생략할 수 있어서 산화막이나 불순물로 인한 소스 전극 및 드레인 전극과 도핑된 비정질 규소층 사이의 접촉 불량을 방지하여 박막 트랜지스터의 동작 전류를 증가시킬 수 있음은 물론 공정 단순화에도 기여할 수 있다.
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.019 seconds)
