-
公开(公告)号：KR102235043B1
公开(公告)日：2021-04-05
申请号：KR1020140069369A
申请日：2014-06-09
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L21/28
Abstract: 가변 저항 메모리 소자들을 포함하는 반도체 메모리 장치가 제공된다. 반도체 기판 상에서 제 1 높이에 배치된 제 1 비트 라인, 상기 반도체 기판 상에서 상기 제 1 높이와 다른 제 2 높이에 배치되는 제 2 비트 라인, 상기 제 1 비트 라인과 연결되는 제 1 가변 저항 메모리 소자, 및 상기 제 2 비트 라인과 연결되는 제 2 가변 저항 메모리 소자를 포함하되, 상기 제 1 및 제 2 가변 저항 메모리 소자들은 상기 반도체 기판으로부터 실질적으로 동일한 높이에 배치될 수 있다.
-
公开(公告)号：KR102235043B1
公开(公告)日：2021-04-05
申请号：KR1020140069369
申请日：2014-06-09
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L21/28 , H01L21/8247
Abstract: 가변저항메모리소자들을포함하는반도체메모리장치가제공된다. 반도체기판상에서제 1 높이에배치된제 1 비트라인, 상기반도체기판상에서상기제 1 높이와다른제 2 높이에배치되는제 2 비트라인, 상기제 1 비트라인과연결되는제 1 가변저항메모리소자, 및상기제 2 비트라인과연결되는제 2 가변저항메모리소자를포함하되, 상기제 1 및제 2 가변저항메모리소자들은상기반도체기판으로부터실질적으로동일한높이에배치될수 있다.
-
公开(公告)号：KR102218699B1
公开(公告)日：2021-02-22
申请号：KR1020140121610
申请日：2014-09-15
Applicant: 삼성전자주식회사
IPC: G06K19/07
Abstract: 스마트카드의동작방법에서는제1 아이들(idle) 구간동안파워관리부가복수의인에이블신호들에기초하여복수의서브유닛들을비활성화한다. 클럭스탑구간동안주파수디텍터및 파워관리부는외부클럭신호를탐지하여주파수디텍터로부터생성되는제어신호및 제어신호에따라파워관리부로부터생성되는복수의레벨제어신호들에기초하여복수의서브유닛들에제공되는전압레벨을조절한다. 제2 아이들(idle) 구간동안파워관리부가복수의인에이블신호들에기초하여복수의서브유닛들을활성화한다. 본발명의실시예들에따른스마트카드의동작방법은클럭스탑구간동안스마트카드에포함되는주파수디텍터및 파워관리부가제어신호및 레벨제어신호에기초하여서브유닛에제공되는전압레벨을조절함으로써전류를감소시킬수 있다.
-
公开(公告)号：KR102117978B1
公开(公告)日：2020-06-02
申请号：KR1020130140655
申请日：2013-11-19
Applicant: 삼성전자주식회사
IPC: H01L21/336
-
-
Patent Agency Ranking
公开(公告)号：KR1020160148272A
公开(公告)日：2016-12-26
申请号：KR1020150085053
申请日：2015-06-16
Applicant: 삼성전자주식회사
IPC: H01L29/78 , H01L27/092
CPC classification number: H01L29/7816 , H01L29/0847 , H01L29/0878 , H01L29/1095 , H01L29/66659 , H01L29/66689 , H01L29/66795 , H01L29/7835 , H01L29/7851
Abstract: 반도체장치및 그제조방법이제공된다. 상기반도체장치는, 기판내에형성되고, 제1 도전형의제1 불순물을포함하는제1 웰, 상기기판내에형성되고, 상기제1 도전형과다른제2 도전형의제2 불순물을포함하고, 제1 내지제3 부분을갖는제2 웰, 및상기제1 웰과상기제2 웰상에형성된게이트구조체를포함하고, 상기제2 부분은상기제1 부분과상기제3 부분사이에배치되고, 상기제1 부분과상기제3 부분은상기제2 부분보다깊게형성되고, 상기제1 부분과상기제3 부분의상기제2 불순물농도는상기제2 부분의상기제2 불순물농도보다높다.
Abstract translation: 半导体器件包括：第一阱，其布置在衬底中并且包括第一导电类型的第一杂质;第二阱，设置在衬底中，包括不同于第一导电类型的第二导电类型的第二杂质，并且首先 第三部分和形成在第一阱和第二阱上的栅极结构，其中第二部分设置在第一部分和第三部分之间，第一部分和第三部分形成得比第二部分更深，并且浓度 第一部分和第三部分的第二杂质大于第二部分的第二杂质的浓度。
-
公开(公告)号：KR1020150103935A
公开(公告)日：2015-09-14
申请号：KR1020140025608
申请日：2014-03-04
Applicant: 삼성전자주식회사
IPC: H03M7/04
CPC classification number: G06F21/72 , G06F21/556 , G09C1/00 , H04L9/003 , H04L2209/34
Abstract: 본 발명에 따른 인코더의 인코딩 방법은: 입력된 원-핫 비트들을 이용하여 상위 비트들을 위한 제 1 원-핫 비트들 및 하위 비트들을 위한 제 2 원-핫 비트들을 발생하는 단계; 및 크로스-커넥션을 이용하는 제 1 논리 연산을 통하여 상기 제 1 원-핫 비트들을 상기 상위 비트들 및 상기 상위 비트들에 상보적인 상보 상위 비트들로 인코딩하고, 크로스-커넥션을 이용하는 제 2 논리 연산을 통하여 상기 제 2 원-핫 비트들을 상기 하위 비트들 및 상기 하위 비트들에 상보적인 상보 하위 비트들로 인코딩하는 단계를 포함한다.
Abstract translation: 根据本发明，编码器的编码方法包括以下步骤：通过使用输入的一个热位，产生用于较高位的第一个热位和用于低位的第二个一位; 并且通过使用交叉连接的第一逻辑运算将第一个单个热比特编码为与高位补码的高位和互补高位，并将第二个热位编码为较低位，并且互补较低位 通过使用交叉连接的第二逻辑运算与低位互补的位。
-
公开(公告)号：KR1020140112860A
公开(公告)日：2014-09-24
申请号：KR1020130027486
申请日：2013-03-14
Applicant: 삼성전자주식회사
CPC classification number: G06F9/3877 , G06F15/7807
Abstract: A system on-chip (SoC) and an operating method of the same are disclosed. According to an embodiment of the present invention, the SoC comprises a slave IP(Intellectual Property) which carries out first process of data based on first control information stored in a first storing means included in the SoC; a master IP which carries out second process of the data based on second control information stored in a second storing means included in the SoC by receiving the outcome of the first process; and an update control unit which determines an update timing for the first control information stored in the first storage means or an update timing for the second control information stored in the second storage means according to the first process or the second process of the data.
Abstract translation: 公开了片上系统（SoC）及其操作方法。 根据本发明的一个实施例，SoC包括从属IP（知识产权），其根据存储在包括在SoC中的第一存储装置中的第一控制信息执行数据的第一处理; 主IP，通过接收第一处理的结果，基于存储在包括在SoC中的第二存储装置中的第二控制信息来执行数据的第二处理; 以及更新控制单元，其根据第一处理或数据的第二处理确定存储在第一存储装置中的第一控制信息的更新定时或存储在第二存储装置中的第二控制信息的更新定时。
-
公开(公告)号：KR1020110072114A
公开(公告)日：2011-06-29
申请号：KR1020090128919
申请日：2009-12-22
Applicant: 삼성전자주식회사
IPC: H01L21/28
CPC classification number: H01L21/76823 , H01L21/76825 , H01L21/76828
Abstract: PURPOSE: A method for manufacturing a semiconductor device with a contact structure is provided to form a reliable contact structure by forming a conductive region in which a current flows through lattice defects in the preset area of an insulation layer. CONSTITUTION: An insulation layer(11) is formed on a semiconductor substrate(1). Lattice defects are generated in the preset area of the insulation layer by selectively implanting impurity ions to the preset area of the insulation layer. The generation of the lattice defects is accelerated in the preset area by thermally processing the insulation layer with the lattice defects. Current paths are formed in the preset area. The insulation layer is quenched with a temperature change rate of -20°C/minute.
Abstract translation: 目的：提供一种用于制造具有接触结构的半导体器件的方法，通过形成电流流过绝缘层的预设区域中的晶格缺陷的导电区域形成可靠的接触结构。 构成：在半导体衬底（1）上形成绝缘层（11）。 通过选择性地将杂质离子注入到绝缘层的预设区域中，在绝缘层的预设区域中产生晶格缺陷。 通过热处理具有晶格缺陷的绝缘层，在预设区域中加速晶格缺陷的产生。 电流路径形成在预设区域。 绝缘层以-20℃/分钟的温度变化率骤冷。
-
公开(公告)号：KR1019970061223A
公开(公告)日：1997-09-12
申请号：KR1019960004972
申请日：1996-02-28
Applicant: 삼성전자주식회사
Inventor： 전기문
IPC: A61F9/04
Abstract: 본 발명은 착탈식 보안경에 관한 것으로서, 본 발명은 착용자의 얼굴체형에관계없이 방진모에 간편히 착용하여 노출 부위를 완전히 제거할 수 있는 착탈식 보안경을 제공하는데 그 목적을 두고 있다.
상기의 목적을 달성하기 위한 본 발명에 의한 착탈식 보안경은 착용시 작업자의 이마 및 양안 부위를 완전히 덮을 수 있도록 형성되어 있는 일체형 렌즈와, 상기 일체형 렌즈가 방진모에 착탈될 수 있도록 일체형 렌즈의 테두리에 부착되어 있는 착탈 부재로 구성되어 있음을 특징으로 한다.
-
-
-
-
-
-
-
-
-
Search Results
56
records
(took 0.028 seconds)
