-
公开(公告)号：KR100441684B1
公开(公告)日：2004-07-27
申请号：KR1020010075868
申请日：2001-12-03
Applicant: 삼성전자주식회사
IPC: G01R31/3177
CPC classification number: G01R31/31919 , G01R31/3187
Abstract: A test apparatus simultaneously tests a plurality of semiconductor integrated circuits according to test data stored in a single memory set. A sub-test data generator includes a plurality of data reproduction units, each of which corresponds to one of the integrated circuits being tested. Each data reproduction unit reproduces the stored test data into a reproduced test data set, which is then processed by a driver, and sent to the corresponding integrated circuit for testing.
Abstract translation: 测试装置根据存储在单个存储器组中的测试数据同时测试多个半导体集成电路。 子测试数据生成器包括多个数据再现单元，每个数据再现单元对应于被测试的集成电路中的一个。 每个数据再现单元将存储的测试数据再现为再现的测试数据集合，然后由驱动器处理，并发送到相应的集成电路进行测试。
-
公开(公告)号：KR1020040025189A
公开(公告)日：2004-03-24
申请号：KR1020020057035
申请日：2002-09-18
Applicant: 삼성전자주식회사
Inventor： 전재국
IPC: G01R31/26 , H01L21/66 , G01R31/3177
Abstract: PURPOSE: A logic tester for testing a high-voltage IC device is provided to test the high-voltage IC device such as an LCD driving IC and a PDP driving IC as well as a lower-voltage IC circuit for outputting a TTL, a CMOS, and an ECL level signal. CONSTITUTION: A logic tester for testing a high-voltage IC device includes an input interface circuit(120), a reference voltage generation circuit(160), the first node, the first comparator(142), the second node, and the second comparator(144). The input interface circuit(120) receives an output signal of the high-voltage IC device. The reference voltage generation circuit(160) generates the first and the second reference voltages. The first and the second reference voltages are 1/N times of voltage of the output signal and have inverse signs. The first node receives the voltage of the output signal of the input interface circuit through the first resistor and the first reference voltage through the second resistor. The first comparator(142) includes a non-inverting terminal connected to the voltage of the first node, an inverting terminal connected to the ground voltage, and an output terminal for outputting the first output signal. The second node receives the voltage of the output signal of the input interface circuit through the third resistor and the second reference voltage through the fourth resistor. The second comparator(144) includes an inverting terminal connected to the voltage of the second node, a non-inverting terminal connected to the ground voltage, and an output terminal for outputting the second output signal.
Abstract translation: 目的：提供一种用于测试高压IC器件的逻辑测试仪，用于测试LCD驱动IC和PDP驱动IC等高压IC器件，以及用于输出TTL，CMOS的低压IC电路 ，和ECL电平信号。 构成：用于测试高压IC器件的逻辑测试器包括输入接口电路（120），参考电压产生电路（160），第一节点，第一比较器（142），第二节点和第二比较器 （144）。 输入接口电路（120）接收高电压IC器件的输出信号。 参考电压产生电路（160）产生第一和第二参考电压。 第一和第二参考电压是输出信号的电压的1 / N倍，并具有反向符号。 第一节点通过第一电阻器接收输入接口电路的输出信号的电压，并通过第二电阻器接收第一参考电压。 第一比较器（142）包括连接到第一节点的电压的同相端子，连接到接地电压的反相端子以及用于输出第一输出信号的输出端子。 第二节点通过第三电阻器接收输入接口电路的输出信号的电压，并通过第四电阻器接收第二参考电压。 第二比较器（144）包括连接到第二节点的电压的反相端子，连接到接地电压的同相端子以及用于输出第二输出信号的输出端子。
-
公开(公告)号：KR1020030045939A
公开(公告)日：2003-06-12
申请号：KR1020010075868
申请日：2001-12-03
Applicant: 삼성전자주식회사
IPC: G01R31/3177
CPC classification number: G01R31/31919 , G01R31/3187
Abstract: PURPOSE: A test device for semiconductor IC is provided to reduce the number of memories in the existing test device and fabricating costs of the test device by using only one memory set. CONSTITUTION: A test device includes a memory set(120) and a sub test data generator(130). The memory set are used for storing test data provided to input terminals of each semiconductor IC. The sub test data generator is used for generating the same sub test data as the test data from the memory set and transferring the generated sub test data to the input terminals of the input terminals of each semiconductor IC. The sub data generator includes a plurality of sub test data generation units corresponding to the semiconductor ICs. The sub test data generation units are used for providing the test data of the memory set to the input terminals of each semiconductor IC.
Abstract translation: 目的：提供一种用于半导体IC的测试装置，以便通过仅使用一个存储器组来减少现有测试装置中的存储器数量和制造测试装置的成本。 构成：测试装置包括存储器组（120）和子测试数据发生器（130）。 存储器组用于存储提供给每个半导体IC的输入端的测试数据。 副测试数据发生器用于产生与来自存储器组的测试数据相同的子测试数据，并将生成的子测试数据传送到每个半导体IC的输入端子的输入端。 子数据生成器包括与半导体IC对应的多个子测试数据生成单元。 子测试数据生成单元用于向每个半导体IC的输入端提供存储器组的测试数据。
-
公开(公告)号：KR100408395B1
公开(公告)日：2003-12-06
申请号：KR1020010003749
申请日：2001-01-26
Applicant: 삼성전자주식회사
CPC classification number: G11C29/48
Abstract: A semiconductor device having many pins is tested using a test system having fewer pins. The test system includes a pin electronics (PE) card and a pattern memory. The PE card preferably includes a plurality of comparator and driver units to drive predetermined input signal pattern to be applied to an input pin of the semiconductor device and to compare data output from an output pin of the semiconductor device with a predetermined output signal pattern. Some or all of the pins of the semiconductor device may be divided into pin groups having K number of pins. The PE card also preferably includes a plurality of control units for electrically connecting each of the comparator and driver units to a selected pin in a selected pin group in response to a control signal.
Abstract translation: 使用具有较少引脚的测试系统来测试具有多个引脚的半导体器件。 测试系统包括一个引脚电子（PE）卡和一个模式存储器。 PE卡优选地包括多个比较器和驱动器单元，以驱动预定的输入信号模式以被施加到半导体器件的输入引脚并且将从半导体器件的输出引脚输出的数据与预定的输出信号模式进行比较。 半导体器件的一些或全部引脚可以被分成具有K个引脚的引脚组。 PE卡还优选包括多个控制单元，用于响应于控制信号将每个比较器和驱动器单元电连接到所选引脚组中的选定引脚。
-
Patent Agency Ranking
公开(公告)号：KR1020020063043A
公开(公告)日：2002-08-01
申请号：KR1020010003749
申请日：2001-01-26
Applicant: 삼성전자주식회사
CPC classification number: G11C29/48
Abstract: PURPOSE: A semiconductor test system capable of testing a multi pin semiconductor device efficiently and a test method thereof are provided, which minimizes an increase of an investment money. CONSTITUTION: In a system to test a semiconductor device(DUT,40), a number of comparators and driver parts(320_1-320_j) include a driver driving to apply an input pattern to input pins of the semiconductor device and a comparator to compare data being output from output pins of the semiconductor device with an output pattern. A pin electronics(PE) card(32) includes a number of control parts(322_1-322_j) connecting each of the comparators and the driver parts to one pin of pin groups of the semiconductor device electrically. And a pattern memory(324) stores the input pattern and the output pattern. Pins selected from the pins of the semiconductor device are divided into each pin group.
Abstract translation: 目的：提供能够有效地测试多引脚半导体器件的半导体测试系统及其测试方法，其最小化投资金额的增加。 构成：在测试半导体器件（DUT，40）的系统中，多个比较器和驱动器部件（320_1-320_j）包括驱动器驱动以将输入图案应用于半导体器件的输入引脚和比较器以比较数据 由输出图案从半导体器件的输出引脚输出。 引脚电子（PE）卡（32）包括将每个比较器和驱动器部分电连接到半导体器件的一个引脚组的多个控制部分（322_1-322_j）。 并且图案存储器（324）存储输入图案和输出图案。 从半导体器件的引脚中选择的引脚被分成每个引脚组。
-
公开(公告)号：KR100164519B1
公开(公告)日：1999-03-20
申请号：KR1019950029204
申请日：1995-09-06
Applicant: 삼성전자주식회사
Abstract: 개시된 특성 테스트 장치 및 그 방법은 하나의 프로버/핸들러로 복수의 IC의 전기적 특성을 동시에 테스트 하여 테스트 시간을 단축하고, 설치 공간 및 작업자의 작업공간을 줄이는 것이다.
본 발명은 하나의 프로버/핸들러에 복수의 IC를 일정 간격으로 탑재하고, 테스트 시작신호를 발생하고 발생한 테스트 시작신호에 따라 복수의 테스트 장치가 상기 프로버/핸들러에 탑재된 복수의 IC의 전기적 특성을 각기 테스트하여 양품 또는 불량품인지를 판단하며, 판단 결과 양품일 경우에 테스트 장치가 테스트 종료신호를 발생하며, 복수의 테스트 장치가 모두 테스트 종료 신호를 발생할 경우에 테스트를 종료하고, 불량품일 경우에 불량신호를 발생하여 이를 표시한 후 테스트 종료 신호를 발생하여 테스트를 종료하는 것으로 복수의 테스트 장치와 하나의 프로버/핸들러를 사용하여 복수의 IC들을 동시에 테스트하므로 프로버/핸들러가 테스트 장치보다 고가이거나, IC들을 연속적으로 테스트하기 위하여 다음에 테스트할 IC로 이동하기 위한 프� ��버/핸들러의 이동시간이 길거나 또는 청정도의 관리가 요구되는 작업 공간을 늘리지 않고 생산량을 증가시키기 위하여 테스트 장치를 추가로 늘릴 경우에 매우 효과적이다.-
-
公开(公告)号：KR1019970016607A
公开(公告)日：1997-04-28
申请号：KR1019950029204
申请日：1995-09-06
Applicant: 삼성전자주식회사
Abstract: 본 발명은 복수개의 반도체 직접 회로를 일정 간격으로 탑재하고 검사 시작 신호를 출력하는 프로버와, 상기 프로버에서 출력되는 검사 시작 신호에 의해 반도체 직접 회로의 특성을 테스트하여 이에 해당된 신호를 출력하는 복수개의 검사 장치와, 상기 복수개의 검사 장치에서 출력되는 검사 종료 신호를 조합하여 프로버에 클리어신호를 공급하는 인터페이스 수단으로 구성되어, 복수개의 반도체 집적회로의 전기적 특성을 동시에 테스트하므로 검사 시간을 단축할 수 있고, 고가의 범용 검사 장치와 프로버 장치를 늘리지 않고도 병렬검사를 함으로 검사 장치를 저렴하게 구성할 수 있는 반도체 집적회로의 특성 테스트 장치 및 그 방법에 관한 것이다.
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.018 seconds)
