公开(公告)号：KR100154731B1

公开(公告)日：1998-12-01

申请号：KR1019950029240

申请日：1995-09-06

Applicant: 삼성전자주식회사

Inventor： 박헌덕

IPC: H01L21/66

Abstract: 1. 청구범위에 기재된 발명이 속하는 기술 분야 :
본 발명은 반도체 검사 장치의 병렬 테스트에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제 :
본 발명은 웨이퍼상태에서 병렬 테스트시 인접 불량 칩의 전류간섭을 방지하고, 또한 테스트 보드상에서 개별적으로 공급되는 전원전압 및 접지전압을 릴레이회로를 통하여 제어되도록 분리시켜서 인접 불량 칩에 의한 정상 칩의 오측정을 방지하는 전원공급제어회로를 제공한다.
3. 발명의 해결방법의 요지 :
본 발명은 다수개의 칩들로 구성된 웨이퍼와, 전원전압과 접지전압으로 상기 웨이퍼상의 인접한 칩들의 불량을 동시에 검출하기 위한 병렬 테스트에 사용하는 테스터를 구비하는 반도체 검사 장치의 전원공급제어회로에 있어서, 일측에 상기 테스터에서 전원전압이 입력되고 타측이 상기 칩상에 접속되어 상기 전원전압을 상기 칩으로 전송하기 위한 상기 칩의 수만큼의 제1스위칭수단과, 일측이 상기 테스터의 채널에 접속되고 타측이 상기 접지전압에 접속되어 상기 제1스위칭수단의 릴레이를 제어를 통한 차단으로써 개개의 칩만을 인접한 칩과 분리하여 테스트하기 위한 상기 칩의 수만큼의 제1릴레이회로와, 상기 제1스위칭수단과 제1릴레이회로가 테스트하는 칩의 인접한 칩을 테스트하는 일측에 상기 테스터에서 접지전압이 입력되고 타측이 상 기 칩상에 접속되어 상기 접지전압을 상기 칩으로 전송하기 위한 상기 칩의 수만큼의 제2스위칭수단과, 일측이 상기 테스터의 채널에 접속되고 타측이 상기 접지전압에 접속되어 상기 제2스위칭수단의 릴레이를 제어를 통한 차단으로써 개개의 칩만을 인접한 칩과 분리하여 테스트하기 위한 상기 칩의 수만큼의 제2릴레이회로를 제공함에 있다.
4. 발명의 중요한 용도 :
반도체 검사 장치에 적합하게 사용된다.

公开(公告)号：KR100631402B1

公开(公告)日：2006-10-09

申请号：KR1019990035372

申请日：1999-08-25

Applicant: 삼성전자주식회사

Inventor： 박헌덕 ,  유정문

IPC: H01L23/32

Abstract: 본 발명은 비지에이 패키지용 유니버설 소켓 및 그를 이용한 패키지 테스트방법에 관한 것으로, 종래 비지에이 패키지 형태별로 각각 필요하였던 소켓을 서로 다른 핀수나 치수를 갖는 비지에이 패키지 형태에 대하여도 공통적으로 사용할 수 있는 비지에이 패키지용 유니버설 소켓을 제공하고자 함을 그 목적으로 하고, 그 구성은 테스트 보드상의 다수의 전극패드를 둘러싸도록 상기 테스트 보드상에 부착된 사각형 형태의 패키지 지지대; 상기 테스트 보드의 다수의 전극 패드와 전기적으로 접촉가능하도록 배열된 원통형 도체가 절연수지에 의해 성형되어 그 배열을 유지하도록 된 유니버설 어댑터; 로 이루어진 것을 특징으로 한다. 이에 따라, 비지에이 패키지를 유니버설 소켓 내에 장착하여 간단하게 비지에이 패키지를 테스트 할 수 있고, 크기가 다른 여러 가지 형태의 비지에이 패키지도 지지대의 크기와 유니버설 어댑터의 크기만 변경하면 쉽게 테스트할 수 있는 효과가 있다.
비지에이, 패키지, 소켓, 유니버설 어댑터, 테스트 보드

公开(公告)号：KR100224731B1

公开(公告)日：1999-10-15

申请号：KR1019970026474

申请日：1997-06-23

Applicant: 삼성전자주식회사

Inventor： 윤성준 ,  정기훈 ,  김윤기 ,  박헌덕

IPC: G01R31/3177

CPC classification number: G01R31/30

Abstract: 논리 디바이스 테스트 장치 및 방법이 개시된다. 다수개의 칩들과 세트상에서 함께 동작하며, 전원 전압 입력단으로 인가되는 테스트용 전원 전압에 응답하여 동작하는 논리 디바이스를 테스트하기 위한 이 장치는, 사용자에 의해 가변될 수 있는 레벨을 갖는 전원 전압을 발생하는 전원 공급수단과, 사용자에 의해 가변될 수 있는 진폭 및 주파수를 클럭 신호 또는 아날로그 신호를 테스트용 잡음으로서 발생하는 잡음 공급 수단 및 전원 전압과 테스트용 잡음을 합성하고, 합성된 결과를 테스트용 전원 전압으로서 전원 전압 입력단으로 출력하는 신호 합성 수단을 구비하는 것을 특징으로 한다. 그러므로, 잡음에 의한 전원 전압 및 입력 전압에 대한 레벨 변화에 따라 발생하는 논리 디바이스의 불량을 검사할 수 있고, 논리 디바이스의 기능을 테스트하는 중에도 논리 디바이스로 공급되는 전원 전압, 입력 전압 및/또는 잡음의 레벨을 자유롭게 가변시킬 수 있는 효과가 있다.

公开(公告)号：KR1019990002767A

公开(公告)日：1999-01-15

申请号：KR1019970026474

申请日：1997-06-23

Applicant: 삼성전자주식회사

Inventor： 윤성준 ,  정기훈 ,  김윤기 ,  박헌덕

IPC: G01R31/3177

Abstract: 논리 디바이스 테스트 장치 및 방법이 개시된다. 세트상에서 다수개의 칩들과 함께 동작하며, 전원 입력단으로 인가되는 테스트용 전원에 응답하여 동작하는 이 장치는, 소정 전원을 공급하고, 테스트용 잡음을 공급하며, 소정 전원과 테스트용 잡음을 합성하고, 합성된 신호를 테스트용 전원으로서 논리 디바이스의 전원 입력단으로 출력하는 것을 특징으로 하고, 잡음에 의한 공급 전력 및 입력 전압에 대한 레벨 변화에 따라 발생하는 논리 디바이스의 불량을 보증할 수 있는 효과가 있다.

公开(公告)号：KR1020010019113A

公开(公告)日：2001-03-15

申请号：KR1019990035372

申请日：1999-08-25

Applicant: 삼성전자주식회사

Inventor： 박헌덕 ,  유정문

IPC: H01L23/32

Abstract: PURPOSE: A universal socket for a ball-grid-array(BGA) package is to provide the universal socket of various types, by changing a size of a supporting unit on a test board, and by changing a size of the universal socket. CONSTITUTION: A unit(4) for supporting a package has a quadrilateral type, and is adhered to an upper surface of a test board(2) to surround a plurality of electrode pads(3) on the test board. A universal adaptor has a circular conducting material(14) formed by insulating resin(12) wherein the circular conducting material is disposed to electrically contact the plurality of electrode pads, so that universal adaptor maintains the disposition.

Abstract translation: 目的：用于球栅阵列（BGA）封装的通用插座是通过改变测试板上的支撑单元的大小以及通过更改通用插座的尺寸来提供各种类型的通用插座。 构成：用于支撑包装的单元（4）具有四边形类型，并且粘附到测试板（2）的上表面以包围测试板上的多个电极焊盘（3）。 通用适配器具有由绝缘树脂（12）形成的圆形导电材料（14），其中圆形导电材料设置成电接触多个电极焊盘，使得通用适配器保持配置。

公开(公告)号：KR1019970016609A

公开(公告)日：1997-04-28

申请号：KR1019950029240

申请日：1995-09-06

Applicant: 삼성전자주식회사

Inventor： 박헌덕

IPC: H01L21/66

Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 반도체 검사 장치의 병렬 테스트에 관한 것이다.
2. 발명이 해결하고자 하는 기술적 과제
본 발명은 웨이퍼상태에서 병렬 테스트시 인접 불량 칩의 전류간섭을 방지하고, 또한 테스트 보드상에서 개별적으로 공급되는 전원전압 빛 접지전압을 릴레이회로를 통하여 제어되도록 분리시켜서 인접 불량 칩에 의한 정상 칩의 오측정을 방지하는 전원공급제어회로를 제공한다.
3. 발명의 해결방법의 요지
본 발명은 다수개의 칩들로 구성된 웨이퍼와, 전원전압과 접기전압으로 상기 웨이퍼상이 인접한 칩들의 불량을 동시에 검출하기 위한 병렬 테스트에 사용하는 테스터를 구비하는 반도체 검사 장치의 전원공급제어회로에 있어서, 일측에 상기 테스터에서 전원전압이 입력되고 타측이 상기 칩상에 접속되어 상기 전원전압을 상기 칩으로 전송하기 위한 상기 칩의 수만큼의 제1스위칭수단과, 일측이 상기 테스터의 채널이 접속되고 타측이 상기 접지전압에 접속되어 상기 제1스위칭수단의 릴레이를 제어를 통한 차단으로써 개개의 칩만을 인접한 칩과 분리하여 테스트하기 위한 상기 칩의 수만큼의 제1릴레회로와, 상기 제1스위칭수단과 제1릴레이회로가 테스트하는 칩의 인접한 칩을 테스트하는 일측에 상기 테스터에서 접지전압이 입력되고 타측이 상기 칩상에 접속되어 상기 접지전압을 상기 칩으로 전송하기 위한 상기 칩의 수만큼의 제2스위칭수단과, 일측이 상기 테스터의 채널에 접속되고 타측이 상기 접지전압에 접속되어 상기 제2스위칭수단의 릴레이를 제어를 통한 차단으로써 개개의 칩만을 인접한 칩과 분리하여 테스트하기 위한 상기 칩의 수만큼의 제2릴레이회로를 제공함에 있다.
4. 발명의 중요한 용도
반도체 검사 장치에 적합하게 상용된다.
※선택도:제2도

公开(公告)号：KR100408395B1

公开(公告)日：2003-12-06

申请号：KR1020010003749

申请日：2001-01-26

Applicant: 삼성전자주식회사

Inventor： 박헌덕 ,  안상배 ,  전재국

IPC: G01R31/26 ,  H01L21/66

CPC classification number: G11C29/48

Abstract: A semiconductor device having many pins is tested using a test system having fewer pins. The test system includes a pin electronics (PE) card and a pattern memory. The PE card preferably includes a plurality of comparator and driver units to drive predetermined input signal pattern to be applied to an input pin of the semiconductor device and to compare data output from an output pin of the semiconductor device with a predetermined output signal pattern. Some or all of the pins of the semiconductor device may be divided into pin groups having K number of pins. The PE card also preferably includes a plurality of control units for electrically connecting each of the comparator and driver units to a selected pin in a selected pin group in response to a control signal.

Abstract translation: 使用具有较少引脚的测试系统来测试具有多个引脚的半导体器件。 测试系统包括一个引脚电子（PE）卡和一个模式存储器。 PE卡优选地包括多个比较器和驱动器单元，以驱动预定的输入信号模式以被施加到半导体器件的输入引脚并且将从半导体器件的输出引脚输出的数据与预定的输出信号模式进行比较。 半导体器件的一些或全部引脚可以被分成具有K个引脚的引脚组。 PE卡还优选包括多个控制单元，用于响应于控制信号将每个比较器和驱动器单元电连接到所选引脚组中的选定引脚。

公开(公告)号：KR1020020063043A

公开(公告)日：2002-08-01

申请号：KR1020010003749

申请日：2001-01-26

Applicant: 삼성전자주식회사

Inventor： 박헌덕 ,  안상배 ,  전재국

IPC: G01R31/26 ,  H01L21/66

CPC classification number: G11C29/48

Abstract: PURPOSE: A semiconductor test system capable of testing a multi pin semiconductor device efficiently and a test method thereof are provided, which minimizes an increase of an investment money. CONSTITUTION: In a system to test a semiconductor device(DUT,40), a number of comparators and driver parts(320_1-320_j) include a driver driving to apply an input pattern to input pins of the semiconductor device and a comparator to compare data being output from output pins of the semiconductor device with an output pattern. A pin electronics(PE) card(32) includes a number of control parts(322_1-322_j) connecting each of the comparators and the driver parts to one pin of pin groups of the semiconductor device electrically. And a pattern memory(324) stores the input pattern and the output pattern. Pins selected from the pins of the semiconductor device are divided into each pin group.

Abstract translation: 目的：提供能够有效地测试多引脚半导体器件的半导体测试系统及其测试方法，其最小化投资金额的增加。 构成：在测试半导体器件（DUT，40）的系统中，多个比较器和驱动器部件（320_1-320_j）包括驱动器驱动以将输入图案应用于半导体器件的输入引脚和比较器以比较数据 由输出图案从半导体器件的输出引脚输出。 引脚电子（PE）卡（32）包括将每个比较器和驱动器部分电连接到半导体器件的一个引脚组的多个控制部分（322_1-322_j）。 并且图案存储器（324）存储输入图案和输出图案。 从半导体器件的引脚中选择的引脚被分成每个引脚组。