公开(公告)号：KR20210027742A

公开(公告)日：2021-03-11

申请号：KR1020190108535A

申请日：2019-09-03

Applicant: 삼성전자주식회사

Inventor： 김정림 ,  노명수 ,  정노영 ,  정석윤 ,  김영한

IPC: H01L27/02 ,  H01L21/768 ,  H01L27/11

CPC classification number: H01L27/0207 ,  G06F30/392 ,  H01L21/768 ,  H01L27/0924 ,  H01L27/11 ,  H01L27/1104 ,  G06F2117/12

Abstract: 인접한 패턴간의 마진을 개선한 반도체 장치 및 그 제조 방법이 제공된다. 상기 반도체 장치는 제1 단위셀과 제2 단위셀을 포함하되, 상기 제1 단위셀은 제1 방향으로 연장된 제1 핀형 패턴과, 상기 제1 핀형 패턴과 교차하도록 제2 방향으로 연장된 제1 게이트 패턴과, 상기 제1 게이트 패턴의 일측에서, 상기 제1 핀형 패턴과 접촉하는 제1 컨택을 포함하고, 상기 제2 단위셀은 상기 제1 방향으로 연장된 제2 핀형 패턴과, 상기 제2 핀형 패턴과 교차하도록 상기 제2 방향으로 연장된 제2 게이트 패턴과, 상기 제2 게이트 패턴의 일측에서, 상기 제2 핀형 패턴과 접촉하는 제2 컨택을 포함하고, 상기 제1 게이트 패턴과 상기 제2 게이트 패턴은 서로 이격되며, 상기 제2 방향으로 연장되는 제1 직선 상에 배치되고, 상기 제1 컨택과 상기 제2 컨택은 서로 이격되며, 상기 제2 방향으로 연장되는 제2 직선 상에 배치되고, 상기 제1 컨택과 상기 제2 컨택 상에 배치되고, 상기 제1 컨택과 상기 제2 컨택을 서로 연결하는 제1 미들 컨택을 포함한다.

公开(公告)号：KR20210028798A

公开(公告)日：2021-03-15

申请号：KR1020190109625A

申请日：2019-09-04

Applicant: 삼성전자주식회사

Inventor： 아키오 미사카 ,  정노영 ,  최운혁

IPC: G03F1/36 ,  G03F7/20 ,  H01L21/027 ,  H01L27/02

CPC classification number: G03F1/36 ,  G03F7/70433 ,  G03F7/70441 ,  G03F7/705 ,  G03F7/70633 ,  G06F30/367 ,  G06F30/392 ,  G06F30/3953 ,  G06F30/398 ,  H01L21/027 ,  H01L27/0207

Abstract: 본 발명의 실시예에 따른 반도체 장치의 제조 방법은, 라이브러리에 미리 저장된 복수의 표준 셀들을 랜덤하게 배치하는 단계, 상기 표준 셀들을 서로 랜덤하게 연결하는 배선 패턴을 설계하는 단계, 상기 표준 셀들과 상기 배선을 연결하여 가상 레이아웃을 생성하는 단계, 소정의 광학 근접 보정(Optical Proximity Correction, OPC) 모델을 이용하여 상기 가상 레이아웃에 광학 근접 보정을 수행하는 단계, 및 광학 근접 보정을 수행한 상기 가상 레이아웃에 대응하는 마스크를 생성하여 검증하는 단계를 포함한다.

公开(公告)号：KR20210028326A

公开(公告)日：2021-03-12

申请号：KR1020190109104A

申请日：2019-09-03

Applicant: 삼성전자주식회사

Inventor： 방나래 ,  이상화 ,  정노영

IPC: G03F7/20 ,  G03F1/36 ,  H01L21/67 ,  H01L21/68

CPC classification number: G03F1/36 ,  G03F1/70 ,  G03F7/70433 ,  G03F7/70441 ,  G03F7/705 ,  H01L21/0337 ,  H01L21/67259 ,  H01L21/682

Abstract: 마스크 레이아웃의 보정 방법은, 초기 패턴 레이아웃 상에 제1 광 근접 보정을 수행하는 것을 포함한다. 상기 제1 광 근접 보정을 수행하는 것은 상기 초기 패턴 레이아웃의 타겟 패턴 상에 제1 모델에 따른 복수의 컨트롤 포인트들을 제공하는 것, 시뮬레이션을 통해 상기 초기 패턴 레이아웃의 예상 컨투어를 획득하는 것, 및 상기 복수의 컨트롤 포인트들에서 상기 타겟 패턴과 상기 예상 컨투어의 오차를 획득하는 것을 포함한다. 상기 복수의 컨트롤 포인트들은 상기 타겟 패턴의 가장자리에 제공되는 제1 컨트롤 포인트들, 및 상기 타겟 패턴의 내부에 제공되는 제2 컨트롤 포인트들을 포함한다. 상기 타겟 패턴과 상기 예상 컨투어의 오차를 획득하는 것은 상기 제1 컨트롤 포인트들에서 제1 오차값들을 획득하는 것, 상기 제1 오차값들에 가중치를 부여하는 것, 및 상기 제2 컨트롤 포인트들에서 제2 오차값들을 획득하는 것을 포함한다.

公开(公告)号：KR1020170128719A

公开(公告)日：2017-11-23

申请号：KR1020160058854

申请日：2016-05-13

Applicant: 삼성전자주식회사

Inventor： 김영석 ,  정노영

IPC: G03F1/36 ,  G03F7/20 ,  H01L21/033 ,  H01L21/027

CPC classification number: G06F17/5081 ,  G03F1/36

Abstract: 본발명은반도체소자의제조방법에관한것으로, 보다상세하게는광 근접보정의대상레이어를위한설계레이아웃을획득하는것, 상기설계레이아웃은제1 블록및 상기제1 블록의반복블록인제2 블록을포함하고; 상기설계레이아웃을복수개의패치들로분할하는것; 상기제1 블록의패치들에대해광 근접보정을수행하는것; 상기제1 블록의보정된패치들을상기제2 블록의패치들에각각적용하는것; 상기제2 블록의경계패치들에대해광 근접보정을수행하여, 보정레이아웃을형성하는것; 상기보정레이아웃을이용하여포토마스크를제조하는것; 및상기포토마스크를이용하여기판상에패턴들을형성하는것을포함한다. 각각의상기패치들은광 근접보정을수행하는기본단위이다.

Abstract translation: 本发明包括一个，更具体地，以重复块摄取haneungeot的第二块获得用于光学邻近校正的目标层中的设计布局，设计布局是第一块和所述第一块的制造半导体器件的方法 和; 将设计布局划分成多个补丁; 对第一块的小片执行光学邻近校正; 将第一块的经校正的块分别应用于第二块的块; 对第二块的边界块执行光学邻近校正以形成校正布局; 使用校正布局制作光掩模; 并使用光掩模在基板上形成图案。 每个补丁是用于执行光学邻近修正的基本单元。

公开(公告)号：KR1020170059246A

公开(公告)日：2017-05-30

申请号：KR1020150163347

申请日：2015-11-20

Applicant: 삼성전자주식회사

Inventor： 박상욱 ,  고흥국 ,  정노영

IPC: H01L21/027 ,  G03F1/36 ,  G03F7/20 ,  H01L21/66 ,  G03F1/76

CPC classification number: H01L22/12 ,  G06F17/5081 ,  G06K9/00536 ,  G06K9/346 ,  G06K9/6267 ,  G06K2209/19 ,  G06T7/0004 ,  G06T2207/30148 ,  H01L21/0274

Abstract: 본발명의기술적사상에의한반도체소자의패턴형성방법은, 샘플패턴데이터들을제1 기준에따라표준정상그룹및 표준취약그룹으로분류하는단계; 상기표준정상그룹에포함된샘플패턴데이터들각각에대하여이미지파라미터를연산하여정상그룹판별함수를산출하고, 상기표준취약그룹에포함된샘플패턴데이터들각각에대하여상기이미지파라미터를연산하여취약그룹판별함수를산출하는단계; 상기대상패턴데이터들에대하여상기이미지파라미터를연산하여, 상기정상그룹판별함수와상기대상패턴데이터사이의제1 근접도, 및상기취약그룹판별함수와상기대상패턴데이터사이의제2 근접도를기초로, 상기대상패턴데이터를정상그룹및 취약그룹으로분류하는단계;를포함할수 있다.

Abstract translation: 图案根据本发明的技术特征形成半导体器件的方法，分类标准正常组和沿样本图案数据发送到第一参考标准脆弱群体; 通过计算标准正常组中包括的每个样本模式数据的图像参数，计算正常组鉴别函数，计算标准弱组中包括的每个样本模式数据的图像参数， 计算函数; 通过计算目标图案数据的图像参数，计算正常组确定函数和目标图案数据之间的第一接近度和基于弱组确定函数和目标图案数据之间的第二接近度的第二接近度， 并将目标模式数据分为正常组和弱组。

公开(公告)号：KR1020120094822A

公开(公告)日：2012-08-27

申请号：KR1020110086505

申请日：2011-08-29

Applicant: 삼성전자주식회사

Inventor： 정무경 ,  정노영 ,  김경우

IPC: H01L27/11 ,  H01L21/8244 ,  H01L21/265

CPC classification number: H01L21/823412 ,  H01L21/76237 ,  H01L21/76895 ,  H01L21/823418 ,  H01L21/823475 ,  H01L27/1104 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/7833

Abstract: PURPOSE: A semiconductor device and an optimized channel implant for manufacturing the same are provided to prevent n-p short due to a leakage of a contact area from the upper side to the lower side of a silicon trace. CONSTITUTION: A silicon trace(202) is doped with a first dopant. A plurality of polysilicon traces(204) are formed on the silicon trace and are separated from each other. A source/drain region(222) is formed in the silicon trace between two adjacent polysilicon traces and is doped with a second dopant. A channel region(220) is formed in the silicon trace. A part of the channel region near the source/channel region is doped with the second dopant.

Abstract translation: 目的：提供半导体器件和用于制造其的优化沟道植入物以防止由于硅迹线的上侧到下侧的接触区域的泄漏而导致n-p短路。 构成：硅迹线（202）掺杂有第一掺杂剂。 在硅迹线上形成多个多晶硅迹线（204）并且彼此分离。 源极/漏极区域（222）形成在两个相邻多晶硅迹线之间的硅迹线中，并且掺杂有第二掺杂剂。 在硅迹线中形成沟道区（220）。 在源极/沟道区附近的沟道区的一部分掺杂有第二掺杂剂。

公开(公告)号：KR1020120090728A

公开(公告)日：2012-08-17

申请号：KR1020110020421

申请日：2011-03-08

Applicant: 삼성전자주식회사

Inventor： 정노영

IPC: G06F19/00 ,  H01L21/027

CPC classification number: G03F7/70441 ,  G03F1/36 ,  H01L21/0274 ,  G03F7/705 ,  G06F19/709

Abstract: PURPOSE: A circuit layout forming method of a semiconductor device is provided to minimize variation of critical dimension of a wafer design by extracting a correlation of pattern density of a sub layer and a focus. CONSTITUTION: A first proximity effect modeling operation is performed based on lithography proximity effect by a first layer(301). A second proximity effect modeling operation is performed based on lithography proximity effect by a second layer(303). A result of the first proximity effect modeling operation is combined with a result of the second proximity effect modeling operation in a modeling algorithm(304). A layout of a mask is controlled by performing proximity correction(307).

Abstract translation: 目的：提供半导体器件的电路布局形成方法，通过提取子层和焦点的图案密度的相关性来最小化晶片设计的临界尺寸的变化。 构成：基于第一层的光刻邻近效应（301）执行第一接近效应建模操作。 基于第二层的光刻邻近效应来执行第二接近效应建模操作（303）。 第一接近效应建模操作的结果与建模算法中的第二邻近效应建模操作的结果相结合（304）。 通过执行接近校正来控制掩模的布局（307）。

公开(公告)号：KR101829278B1

公开(公告)日：2018-02-19

申请号：KR1020110086505

申请日：2011-08-29

Applicant: 삼성전자주식회사

Inventor： 정무경 ,  정노영 ,  김경우

IPC: H01L27/11 ,  H01L21/8244 ,  H01L21/265

CPC classification number: H01L21/823412 ,  H01L21/76237 ,  H01L21/76895 ,  H01L21/823418 ,  H01L21/823475 ,  H01L27/1104 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/7833

Abstract: 반도체장치는기판, 상기기판상에형성되고, 서로이격되어배치되는다수의폴리실리콘부분, 상기다수의폴리실리콘부분중 인접한폴리실리콘부분사이의상기기판내에형성되는다수의소오스 / 드레인영역, 상기다수의폴리실리콘부분과상기다수의소오스 / 드레인영역상에형성된유전체층을포함하고, 상기유전체층은전도성물질로채워진캐비티를포함하여컨택영역을형성하고, 상기컨택영역은상기다수의소오스 / 드레인영역중 하나의소오스 / 드레인영역의일부및 상기인접한폴리실리콘부분중 하나의폴리실리콘부분의일부와오버랩되어, 상기하나의폴리실리콘부분과상기하나의소오소 / 드레인영역을전기적으로연결하고, 상기컨택영역의일부는상기기판의상부표면아래로연장되어, 상기하나의소오스 / 드레인영역과동일하게도핑된임플란트영역에접촉한다. 상기임플란트영역은상기하나의소오스 / 드레인영역의옆에위치하고, 상기하나의폴리실리콘부분의아래의상기기판내에위치한채널영역의일부를포함한다.

Abstract translation: 该半导体器件包括：基板;形成在所述基板上，多个多晶硅部分的彼此分开设置，所述多个形成在所述多个多晶硅部分中的相邻多晶硅部分之间的衬底的源/漏区，其中所述多个 聚，它包括形成在所述多个源极/漏极区和所述硅部分的介电层，介电层形成包括填充有导电材料的腔的接触区域，所述接触区域为多个的源极/漏极区之一 接触区的漏区和相邻多晶硅部分之一的多晶硅部分的一部分，以电连接一个多晶硅部分和一个源/ 一部分在衬底的顶表面下方延伸并且与一个源极/漏极区域接触相同的掺杂注入区域 。 注入区域位于一个源极/漏极区域旁边并且包括位于一个多晶硅部分下面的衬底内的沟道区域的一部分。

公开(公告)号：KR1020170056073A

公开(公告)日：2017-05-23

申请号：KR1020150158947

申请日：2015-11-12

Applicant: 삼성전자주식회사

Inventor： 신혜진 ,  정노영

IPC: H01L21/033 ,  G03F1/36 ,  H01L21/027 ,  G03F1/00 ,  G03F7/20

CPC classification number: G03F1/36

Abstract: 본발명은마스크제작방법을제공한다. 마스크제작방법은대상레이어를위한제 1 설계레이아웃의윤곽을복수의세그먼트로분할하는단계, 대상레이어의하부레이어를위한제 2 설계레이아웃의윤곽에가까워지는방향으로바이어스될하나이상의관심세그먼트들을선택하는단계, 일반세그먼트들각각에할당된제 1 비용함수및 관심세그먼트들각각에할당된제 2 비용함수에기초하여광 근접보정을수행하는단계, 및광 근접보정의결과에기초하여갱신된제 1 설계레이아웃에대응하는마스크를제작하는단계를포함한다. 제 2 비용함수는관심세그먼트들각각과제 2 설계레이아웃의윤곽사이에서허용되는마진에관한모델을포함한다. 광근접보정을수행하는단계에서, 관심세그먼트들각각은허용되는마진에의해정의되는허용경계까지바이어스된다. 본발명에따르면, 광근접보정이여러레이어를함께고려하여수행된다.

Abstract translation: 本发明提供一种制造掩模的方法。 选择将所述设计布局的轮廓为多个段中的第一步骤的掩模制造方法中，一个或多个感兴趣的片段，其中更接近设计布局的轮廓对靶层的较低层到目标层的第二方向上偏置 第一设计布局阶段，该方法包括：基于所述第一成本函数的公共段，并注意段所述第二成本函数是通过执行光学邻近校正分配给每个分配给每个，更新基于mitgwang邻近校正的结果 以及形成与掩模对应的掩模的步骤。 第二成本函数包括各个感兴趣区段的任务2设计布局的轮廓之间允许的边界的模型。 在执行光学邻近校正时，每个感兴趣片段偏向由允许边缘限定的允许边界。 根据本发明，考虑到几个层一起进行光学邻近修正。