-
-
公开(公告)号：KR100518551B1
公开(公告)日：2005-10-04
申请号：KR1020030004023
申请日：2003-01-21
Applicant: 삼성전자주식회사
IPC: H04N7/015
CPC classification number: H04L25/03057 , H04L2025/0349 , H04L2025/03617 , H04L2025/03726
Abstract: 발산을 방지하면서 계산량을 감소시킬 수 있는 채널 등화기의 탭 계수 갱신방법 및 탭 계수 갱신회로가 제공된다. 채널 등화기의 탭 계수를 갱신하는 탭 계수 갱신방법은 상기 채널등화기의 에러가 가시 임계값의 범위내로 수렴하는지의 여부를 판단하는 단계; 및 상기 에러가 상기 가시 임계값의 범위내에서 수렴하는 경우, 최소 평균 자승 알고리즘을 적용하여 상기 채널 등화기의 탭 계수를 갱신하고, 상기 에러가 상기 가시 임계값의 범위내에서 수렴하지 않는 경우, 제어신호에 응답하여 상기 최소 평균 자승 알고리즘 또는 칼만 알고리즘을 적용하여 상기 채널 등화기의 탭 계수를 갱신하는 단계를 구비한다. 상기 채널 등화기의 탭 계수를 갱신하는 단계는 상기 제어신호가 훈련신호인 경우, 상기 칼만 알고리즘을 적용하여 상기 채널 등화기의 탭 계수를 갱신하고, 상기 제어신호가 상기 훈련신호가 아닌 경우, 상기 최소 평균 자승 알고리즘을 이용하여 상기 채널 등화기의 탭 계수를 갱신한다.
-
-
公开(公告)号：KR1020150000951A
公开(公告)日：2015-01-06
申请号：KR1020130073262
申请日：2013-06-25
Applicant: 삼성전자주식회사 , 한양대학교 산학협력단
CPC classification number: G06F17/5077 , G06F17/5081 , G06F2217/78 , H05K3/0005
Abstract: 전원 공급 네트워크 설계 방법은 복수의 기판들에 각각 형성되는 기판 배선들을 결정한다. 복수의 기판들 사이의 초기 연결 구조를 배치한다. 복수의 기판들 상의 모든 노드들의 전압값들이 기준 전압값 이상으로 될 때까지 관통 실리콘 비아와 전원 범프를 배치한다. 전원 공급 네트워크 설계 방법을 이용하게 되면 전원 공급 네트워크의 관통 실리콘 비아와 전원 범프를 감축할 수 있고 관통 실리콘 비아 기술이 해결하지 못한 대표적인 문제인 전원 공급 네트워크와 관련되는 문제를 해결할 수 있다.
Abstract translation: 根据本发明的设计电源网络的方法如下：确定在多个板中的每一个上形成的板线; 板之间布置初始连接结构; 并且布置穿硅通孔和功率凸块，直到电路板上的所有节点的电压值超过参考电压值。 通过使用设计电源网络的方法，电源网络中的硅通孔和电源突发的数量减少，与供电网络相关的问题是电缆通孔技术不可溶的主要问题， 可以解决
-
公开(公告)号：KR1020040067062A
公开(公告)日：2004-07-30
申请号：KR1020030004023
申请日：2003-01-21
Applicant: 삼성전자주식회사
IPC: H04N7/015
CPC classification number: H04L25/03057 , H04L2025/0349 , H04L2025/03617 , H04L2025/03726
Abstract: PURPOSE: A method for updating coefficients of a channel equalizer and a coefficient updating circuit are provided to update tap coefficients of a channel equalizer by applying an LMS(Least Mean Square) algorithm or a Kalman algorithm in response to a control signal if an error is not converged within a TOV(Threshold Of Visibility) range, thereby reducing calculations. CONSTITUTION: A convergence examining comparator decides whether an error of a channel equalizer is converged within a TOV range(210). If so, an updating circuit updates tap coefficients of the channel equalizer by using an LMS algorithm(240). If the error is not converged within the TOV range, the channel equalizer decides whether an inputted control signal is a training signal(220). If so, the channel equalizer updates the tap coefficients by using a Kalman algorithm(230).
Abstract translation: 目的：提供一种用于更新信道均衡器和系数更新电路的系数的方法，用于通过应用LMS（最小均方）算法或卡尔曼算法来响应于控制信号来更新信道均衡器的抽头系数，如果错误是 不会收敛于TOV（可见度阈值）范围内，从而减少计算。 构成：收敛检查比较器判定信道均衡器的误差是否收敛在TOV范围内（210）。 如果是，更新电路通过使用LMS算法来更新信道均衡器的抽头系数（240）。 如果误差不在TOV范围内收敛，则信道均衡器决定输入的控制信号是否是训练信号（220）。 如果是这样，信道均衡器通过使用卡尔曼算法来更新抽头系数（230）。
-
Patent Agency Ranking
公开(公告)号：KR1020150047860A
公开(公告)日：2015-05-06
申请号：KR1020130127868
申请日：2013-10-25
Applicant: 삼성전자주식회사 , 한양대학교 산학협력단
CPC classification number: G06F17/5077 , H01L21/76898
Abstract: 반도체장치의제조방법이제공된다. 반도체장치의제조방법은제1 다이내에제1 TSV 후보영역을결정하고, 상기제1 다이와수직방향으로배치된제2 다이내에제2 TSV 후보영역을결정하고, 상기제1 다이의제1 핀의수평위치와, 상기제2 다이의제2 핀의수평위치를포함하는제1 바운드영역을결정하고, 상기제1 TSV 후보영역과, 상기제2 TSV 후보영역과, 상기제1 바운드영역이중첩되는영역의제1 면적을계산하고, 상기제1 면적을기초로, 상기제1 핀과상기제2 핀을연결하는라우팅이결정된다.
Abstract translation: 提供一种半导体器件的制造方法。 半导体器件的制造方法包括：确定第一管芯中的第一TSV候选区域; 确定在与所述第一管芯垂直的方向上布置的第二管芯中的第二TSV候选区域; 确定包括第一管芯的第一管脚的水平位置和第二管芯的第二管脚的水平位置的第一绑定区域; 计算与第一TSV候选区域，第二TSV候选区域和第一绑定区域重叠的区域的第一区域; 以及确定基于所述第一区域连接所述第一和第二销的路线。
-
公开(公告)号：KR1020150008707A
公开(公告)日：2015-01-23
申请号：KR1020130083004
申请日：2013-07-15
Applicant: 삼성전자주식회사
CPC classification number: G11C29/1201 , G11C7/1009 , G11C11/4096 , G11C2029/2602
Abstract: 본 발명의 일 실시예에 따른 메모리 장치는 복수의 데이터 비트들을 포함하는 독출 데이터를 출력하는 메모리 회로, 복수의 입출력 핀, 적어도 하나의 데이터 마스크 신호를 생성하여 출력하는 마스크 신호 생성부, 및 상기 복수의 데이터 비트들 중 상기 적어도 하나의 데이터 마스크 신호에 상응하는 로직 레벨을 갖는 비트를 마스킹하여 마스킹 데이터를 생성하고, 상기 마스킹 데이터를 상기 복수의 입출력 핀으로 출력하는 입출력부를 포함한다.
Abstract translation: 根据本发明的实施例，存储器件包括：存储器电路，被配置为输出包括多个数据位的读取数据; 多个I / O引脚; 掩模信号生成单元，被配置为生成并输出至少一个数据掩码信号; 以及I / O单元，被配置为屏蔽在所述数据位之中具有与所述至少一个数据掩码信号相对应的逻辑电平的比特以产生掩蔽数据，并且使用所述I / O引脚输出生成的掩蔽数据。 因此，可以减少存储器件的测试时间。
-
公开(公告)号：KR1020100100448A
公开(公告)日：2010-09-15
申请号：KR1020090019343
申请日：2009-03-06
Applicant: 삼성전자주식회사 , 한양대학교 산학협력단
Abstract: PURPOSE: A distance estimation method and a system thereof between a transmitter and a receiver for increasing the accuracy of the distance estimation are provided to recognize the location of the transmitter transmitting chirp signal by using the sub chirp signals with different phase. CONSTITUTION: A dechirping processor(24) performs the dechirping process about chirp signals. An SVD processor(26) performs a joint SVD(Singular Value Decomposition) process. A delay value estimating unit(28) presumes delay-value by using two sub-matrixes. The de-chirping signal is an arriving time of the chirp signal transmitting from a transmitter. A distance estimation unit(30) estimates the distance with the transmitter by using delay value.
Abstract translation: 目的：提供用于提高距离估计精度的发射机和接收机之间的距离估计方法及其系统，以通过使用具有不同相位的子啁啾信号来识别发射机发射啁啾信号的位置。 构成：取消处理器（24）执行关于啁啾信号的去串行处理。 SVD处理器（26）执行联合SVD（奇异值分解）处理。 延迟值估计单元（28）通过使用两个子矩阵来假定延迟值。 去啁啾信号是从发射机发送的啁啾信号的到达时间。 距离估计单元（30）通过使用延迟值估计与发射机的距离。
-
公开(公告)号：KR100498465B1
公开(公告)日：2005-07-01
申请号：KR1020020073325
申请日：2002-11-23
Applicant: 삼성전자주식회사
IPC: H04N7/015
CPC classification number: H04N5/211 , H04L25/03146 , H04N5/4401
Abstract: 본 발명은 긴 지연을 갖는 다중 경로 채널하에서 왜곡을 보상하기 위해 필터 셀 할당능력을 가진 채널 등화기가 개시된다. 채널 등화기는 조정 가능한 계수를 각각 갖는 다수개의 필터 셀들을 구비하는 필터링 회로; 및 상기 데이터 순차를 필터링하는 동안, 상기 계수들 중에서 적어도 특정한 하나의 계수에 대한 최적값을 유도하고, 상기 특정한 하나의 계수에 대한 이전값을 상기 유도된 최적값으로 갱신하고, 소정의 임계값과 상기 갱신된 계수값을 비교하여 상기 소정의 임계값보다 상기 갱신된 계수값이 작은 경우 상기 갱신된 임계값을 갖는 필터 셀을 0으로 지정하는 계수 갱신 회로를 구비한다. 채널 등화기는 채널 등화기의 계수를 갱신할때 소요되는 계산량이 감소하므로 전체적인 소비전력은 감소하는 효과가 있다.
-
10.发明公开
公开(公告)号：KR1020140112589A
公开(公告)日：2014-09-24
申请号：KR1020130025466
申请日：2013-03-11
Applicant: 삼성전자주식회사 , 한양대학교 산학협력단
IPC: H01L23/48
CPC classification number: G06F17/5081 , G06F17/5072 , G06F17/5077
Abstract: In a method of designing the arrangement of a TSV in a stacked semiconductor device, determined are TSV candidate grids which represent the insertable position of the TSVs by corresponding to semiconductor dies which are included in the stacked semiconductor device and are stacked with each other. Based on the TSV candidate grids, generated are path graphs which represent linkable signal paths with regard to signals which pass through the stacked semiconductor device. Based on the path graphs, initial TSV insertion positions are determined in order to correspond to the shortest signal paths with regard to the signals. Final insertion positions are determined in order to connect signal networks with regard to the signals by verifying the initial TSV insertion positions.
Abstract translation: 在设计叠层半导体器件中的TSV的布置的方法中，通过对应于包含在层叠半导体器件中并且彼此堆叠的半导体管芯来表示TSV的可插入位置的TSV候选栅格被确定。 基于TSV候选网格，生成的路径图表示通过层叠半导体器件的信号的可链接信号路径。 基于路径图，确定初始TSV插入位置以便对应于关于信号的最短信号路径。 确定最终插入位置以通过验证初始TSV插入位置来连接关于信号的信号网络。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.023 seconds)
