-
公开(公告)号：KR1019960019607A
公开(公告)日：1996-06-17
申请号：KR1019940030341
申请日：1994-11-18
Applicant: 삼성전자주식회사
IPC: H01L21/336
Abstract: 본 발명은 장벽금속을 이용하여 접촉창의 윤곽을 개선한 반도체장치의 제조방법에 관한 것으로, 필드산화막과 활성영역이 형성되어 있는 반도체기판 상에 게이트전극을 형성하는 단계, 상기 활성영역과 게이트전극의 도전층 상에 소정두께의 장벽금속층을 형성하고 패터닝하는 단계, 기판전면에 절연층을 형성하는 단계, 상기 장벽금속층 상부의 소정영역이 노출되도록 상기 절연층에 접촉창을 형성하는 단계, 상기 절연층의 평탄화를 위한 열처리단계, 및 활성영역과 게이트전극의 전기적인 접속을 위한 전극배선을 형성하는 단계로 이루어진 것을 특징으로 하며, 본 발명의 방법에 의하면 접촉부의 폭이나 절연막의 단차에 무관하게 균일한 두께의 장벽 금속이 접촉부에 형성되므로 반도체소자의 전기적인 특성을 크게 향상시킨다.
-
-
Patent Agency Ranking
公开(公告)号：KR1019950034515A
公开(公告)日：1995-12-28
申请号：KR1019940009594
申请日：1994-05-02
Applicant: 삼성전자주식회사
IPC: H01L21/28
Abstract: 본 발명은 반도체 장치의 금속배선 형성방법에 관한 것으로, 금속배선의 마이크로로 보이드 및 힐락에 의한 금속배선의 단선을 방지하기 위해 금속배선의 표면 및 측면을 내열성 금속으로 캡핑(capping)하여 금속배선을 제조하였다.
또한 반도체 기판의 불순물 확상영역과 금속배선의 접촉부에서 발생하는 스파이킹, 실리콘 노듈을 방지하기 위해 내열성 금속으로서 확산방지막을 형성한 후 상기 확상방지막상에 표면 및 측면이 내열성 금속으로 캡핑된 금속배선을 형성하였다.
따라서, 본 발명의 금속배선은 일렉트로마이그레이션 및 스트레스마이그레이션에 의한 금속배선의 단선을 효과적으로 방지할 수 있어 금속배선의 신뢰성을 개선할 수 있다.-
公开(公告)号：KR100139599B1
公开(公告)日：1998-07-15
申请号：KR1019940009594
申请日：1994-05-02
Applicant: 삼성전자주식회사
IPC: H01L21/28
Abstract: 본 발명은 반도체 장치의 금속배선 형성방법에 관한 것으로, 금속배선의 마이크로 보이드 및 힐락에 의한 금속배선의 단선을 방지하기 위해 금속배선의 표면 및 측면을 내열성 금속으로 캡핑(capping)하여 금속배선을 제조하였다.
또한 반도체 기판의 불순물 확산영역과 금속배선의 접촉부에서 발생하는 스파이킹, 실리콘 노듈을 방지하기 위해 내열성 금속으로서 확산방지막을 형성한 후 상기 확산방지막상에 표면 및 측면이 내열성 금속으로 캡핑된 금속배선을 형성하였다.
따라서, 본 발명의 금속배선은 일렉트로마이그레이션 및 스트레스마이그레이션에 의한 금속배선의 단선을 효과적으로 방지할 수 있어 금속배선의 신뢰성을 개선할 수 있다.-
公开(公告)号：KR1019970023720A
公开(公告)日：1997-05-30
申请号：KR1019950036261
申请日：1995-10-19
Applicant: 삼성전자주식회사
IPC: H01L21/28
Abstract: 본 발명은 복수의 절연층 내에 접속홀을 형성함에 있어 홀 내벽을 완만한 경사를 갖도록 하여 금속층의 피복성을 개선하기 위해서, 반도체 영역상에 도핑되지 않는 언도핑 절연층을 형성하는 단계; 언도핑 절연층 상에 복수의 서로 다른 식각 속도를 갖는 도핑된 절연층을 형성하는 단계 ; 접촉홀 형성을 위한 감광막 사용에 따른 마스킹 작업으로 개구부를 형성하고 상기 복수의 도핑 절연층의 일부를 습식 식각하여 개구를 형성하는 단계 ; 개구부 내의 또 다른 도핑 절연층 및 상기 언도핑 절연층을 건식 식각으로 제거하여 접촉홀을 형성하는 단계; 및 습식 식각과 건식 식각 경계에서의 도핑 절연층 표면 상의 모서리를 제거하도록 습식 석각을 더 진행하는 단계로 하여 접촉홀을 형성한다.
-
公开(公告)号：KR1019940008883B1
公开(公告)日：1994-09-28
申请号：KR1019920005819
申请日：1992-04-08
Applicant: 삼성전자주식회사
IPC: H01C1/03
Abstract: The method includes the steps of forming an interlevel insulating layer on a semiconductor substrate on which a semiconductor device region is defined, forming a contact hole on the semiconductor device region, removing a native oxide layer formed on the exposed device region, sequentially forming a metal layer and a middle layer on the overall surface of the substrate, selectively removing the native oxide layer placed on the middle layer, the middle layer and the metal layer to form a contact hole, and forming a resistance layer on the overall surface of the substrate, thereby preventing the hillock formed on the metal layer during heat treatment from being grown.
Abstract translation: 该方法包括以下步骤：在半导体衬底上形成层间绝缘层，在其上限定半导体器件区域，在半导体器件区域上形成接触孔，去除暴露的器件区域上形成的自然氧化物层，依次形成金属 层和中间层，选择性地去除放置在中间层，中间层和金属层上的自然氧化物层，以形成接触孔，并在基板的整个表面上形成电阻层 从而防止在热处理期间在金属层上形成的小丘生长。
-
公开(公告)号：KR1019930022398A
公开(公告)日：1993-11-24
申请号：KR1019920005819
申请日：1992-04-08
Applicant: 삼성전자주식회사
IPC: H01C1/03
Abstract: 소자영역이 형성된 반도체 기판상에 층간 절연막을 형성하고 소자영역 부분의 절연막을 식각한 후 금속층과 중간막을 형성한다. 저항이 형성될 부분과 금속배선이외의 금속층과 중간막을 선택적으로 중간막위의 자연산화막을 제거한다. 저항막을 형성하고 저항영역을 제외하고는 중간막위의 저항막을 모두 식각한다. 따라서, 중간막위의 자연산화막 제거에 적용되는 RF 스퍼터링시 소자영역의 노출을 방지할 수있어 소자특성의 변화를 방지할 수 있고, 저항막과 중간막의 접촉불량의 방지할 수 있다. 그리고 저항막을 식각할때 중간막의 보호로 금속막의 불량을 예방할 수 있다. 또한 금속층위에 형성된 중간막으로 인해 열처리시 형성되는 힐락(Hillock)성장을 억제하여 금속배선 불량을 방지한다.
-
-
-
-
-
-
Search Results
7
records
(took 0.017 seconds)
