-
公开(公告)号：KR100640618B1
公开(公告)日：2006-11-01
申请号：KR1020040109285
申请日：2004-12-21
Applicant: 삼성전자주식회사
IPC: G11C29/00
Abstract: 본 발명은 노아 플래쉬 메모리 장치의 웨이퍼 번-인 테스트 방법에 대하여 개시된다. 노아 플래쉬 메모리 장치의 웨이퍼 번-인 테스트 방법은 제1 내지 제8 단계를 포함한다. 제1 단계는 패턴 파일 내에서 섹터 어드레스의 시작 위치를 지정하고, 제2 단계는 메인 프로그램 내에서 섹터 어드레스 수를 지정하고 패턴 파일을 호출하고, 제3 단계는 해당 섹터 어드레스에서 마스터 펄스를 발생하고, 제4 단계는 섹터 어드레스에 대응되는 메모리 소자로 패턴을 인가하고, 제5 단계는 섹터 어드레스 수를 1 증가시키고, 제6 단계는 증가된 섹터 어드레스와 지정된 섹터 어드레스 수를 비교하고, 제7 단계는 제6 단계에서 증가된 섹터 어드레스가 지정된 섹터 어드레스 보다 작으면 제3 단계 내지 제6 단계를 순차적으로 수행하고, 제8 단계는 제6 단계에서 증가된 섹터 어드레스가 지정된 섹터 어드레스 보다 크면 웨이퍼 번-인 테스트를 종료한다.
웨이퍼 번-인 테스트 방법, 노아 플래쉬 메모리 장치, 섹터 어드레스 수-
2.发明授权프로브 방법, 프로브 방법에 사용되는 프로브 카드, 및프로브 카드를 이용해서 프로브 방법을 수행하기 위한프로브 장치 失效本申请涉及程序，方法，程序，程序，程序，程序，程序，程序，程序，程序，程序等。
公开(公告)号：KR100655689B1
公开(公告)日：2006-12-08
申请号：KR1020050079771
申请日：2005-08-30
Applicant: 삼성전자주식회사
IPC: H01L21/66
Abstract: A probe method, a probe card used in the probe method, a probe apparatus for performing the probe method using the probe card are provided to enhance efficiency of an electrical characteristic inspection by inspecting simultaneously electrical characteristics of a plurality of first chips using one inspection current. A plurality of first inspection sub-currents are generated by dividing equally a first inspection current. The first inspection sub-currents are supplied to first chips(C1) in order to inspect electrical characteristics of the first chips. A second inspection current is selectively supplied to second chips(C2) in order to inspect electrical characteristics of the second chips, wherein the second inspection current is the same as the first inspection sub-current. When the second chips are in abnormal states, the supply of the second inspection current is stopped.
Abstract translation: 提供探测方法，在探测方法中使用的探测卡，使用探测卡执行探测方法的探测设备，以通过使用一个检测电流同时检测多个第一芯片的电特性来提高电特性检测的效率 。 通过平均分配第一检查电流来生成多个第一检查子电流。 第一检查子电流被提供给第一芯片（C1）以检查第一芯片的电特性。 第二检查电流被选择性地提供给第二芯片（C2）以检查第二芯片的电特性，其中第二检查电流与第一检查子电流相同。 当第二芯片处于异常状态时，停止提供第二检查电流。
-
公开(公告)号：KR1020060070710A
公开(公告)日：2006-06-26
申请号：KR1020040109285
申请日：2004-12-21
Applicant: 삼성전자주식회사
IPC: G11C29/00
Abstract: 본 발명은 노아 플래쉬 메모리 장치의 웨이퍼 번-인 테스트 방법에 대하여 개시된다. 노아 플래쉬 메모리 장치의 웨이퍼 번-인 테스트 방법은 제1 내지 제8 단계를 포함한다. 제1 단계는 패턴 파일 내에서 섹터 어드레스의 시작 위치를 지정하고, 제2 단계는 메인 프로그램 내에서 섹터 어드레스 수를 지정하고 패턴 파일을 호출하고, 제3 단계는 해당 섹터 어드레스에서 마스터 펄스를 발생하고, 제4 단계는 섹터 어드레스에 대응되는 메모리 소자로 패턴을 인가하고, 제5 단계는 섹터 어드레스 수를 1 증가시키고, 제6 단계는 증가된 섹터 어드레스와 지정된 섹터 어드레스 수를 비교하고, 제7 단계는 제6 단계에서 증가된 섹터 어드레스가 지정된 섹터 어드레스 보다 작으면 제3 단계 내지 제6 단계를 순차적으로 수행하고, 제8 단계는 제6 단계에서 증가된 섹터 어드레스가 지정된 섹터 어드레스 보다 크면 웨이퍼 번-인 테스트를 종료한다.
웨이퍼 번-인 테스트 방법, 노아 플래쉬 메모리 장치, 섹터 어드레스 수
-
-
Search Results
3
records
(took 0.018 seconds)
