Abstract:
케이블을 검사하는 전자 장치 및 검사 방법이 개시된다. 일 실시예에 따른 케이블을 검사하는 전자 장치는, 상기 케이블의 검사를 수행하는 메인 기판; 상기 메인 기판 및 상기 케이블과 전기적으로 연결되는, 입력 기판; 및 상기 메인 기판 및 상기 케이블과 전기적으로 연결되고, 상기 입력 기판과 상기 케이블을 통해 연결되는, 출력 기판을 포함하고, 상기 메인 기판은, 상기 출력 기판과 전기적으로 연결되고 복수의 제1 핀을 포함하는 제1 셀렉터; 상기 입력 기판과 전기적으로 연결되고 복수의 제2 핀을 포함하는 제2 셀렉터; 상기 제1 셀렉터 및 제2 셀렉터와 전기적으로 연결되는 프로세서; 및 상기 전자 장치에 전력을 공급하는 전원 장치를 포함하고, 상기 프로세서는, 상기 전자 장치와 연결된 케이블의 체결 관계를 식별하고, 상기 체결 관계에 기초하여, 상기 제1핀들과 상기 제2 핀들의 단락 또는 개방에 대한 정보를 포함하는 핀 맵을 결정하고, 상기 핀 맵을 이용하여, 상기 제1핀들과 상기 제2 핀들의 단락 또는 개방을 판단하고, 상기 판단한 결과에 따라 케이블의 상태를 결정할 수 있다.
Abstract:
PURPOSE: A camera data processing apparatus and method are provided to enable zero shutter lag by capturing an image photographed from a camera at a desired time. CONSTITUTION: A camera data processing method is as follows. An image processing unit drives a camera unit according to a camera driving request (1011, 1013). The camera unit photographs images (1015). The image processing unit generates display and compression images of the corresponding image frames. An application processing unit buffers the display and compression images (1019). The application unit selects a set compression image from the buffered compression images and stores the selected compression image in a storage unit (1021, 1023). [Reference numerals] (1011) Is the operation of a camera unit is requested?; (1013) Drive the camera unit; (1015) Obtain frame images; (1017) Generate compression and display images; (1019) Display the display image, buffer the compression image; (1021) Capture?; (1023) Store the compression image set in the buffered compression image; (1025) Camera operation off?; (AA) Start; (BB) End
Abstract:
PURPOSE: An auto focus control device and method are provided to solve synchronization problems by performing auto focus (AF) operation through an existing frame thread. CONSTITUTION: An auto focus control device comprises a camera unit (140) and a control unit (110). When a preview execution command is supplied to the control unit, the control unit operates a preview thread. When the control unit receives an auto focus (AF) command through the camera unit in the preview mode, the control unit controls the AF delay caused by the movement of the lens unit in the camera unit. [Reference numerals] (110) Control unit; (120) Data processing unit; (123) RF unit; (125) Audio processing unit; (127) Key input unit; (130) Memory; (140) Camera unit; (145) Camera drive unit; (150) Image processing unit; (160) Display unit; (AA) Synchronizing signal; (BB) Data
Abstract:
홀의 시스템적 결함율을 이용하는 반도체 집적 회로 장치의 수율 향상 방법이 제공된다. 반도체 집적 회로 장치의 수율 향상 방법은 홀과, 홀을 둘러싸는 라인에서, 마주보는 홀의 변과 라인의 변 사이의 거리에 대해서 복수의 실험값을 결정하고, 각 실험값을 대표하는 복수의 테스트 패턴을 웨이퍼 상에 형성하여, 복수의 테스트 패턴으로부터 홀의 실험값별 시스템적 결함율을 산출하고, 테스트 패턴의 홀의 변의 길이를 이용하여, 홀의 실험값별 시스템적 결함율을 홀의 길이당 실험값별 시스템적 결함율로 환산하고, 관심 레이아웃 내에서, 마주보는 홀의 변과 라인의 변 사이의 거리가 각 실험값에 해당하는 홀의 변의 길이를 실험값별로 산출하고, 홀의 길이당 실험값별 시스템적 결함율과, 관심 레이아웃 내에서 실험값별로 산출된 홀의 변의 길이를 이용하여, 홀의 시스템적 결함율을 산출하는 것을 포함한다. 수율, 결함율, 실험값, 홀, 라인, 실험값별 시스템적 결함율, 실험값별 랜덤 결함율
Abstract:
A method and a system for enhancing yield of semiconductor integrated circuit devices using systematic fault rate of a hole is provided to calculate the systematic fault rate using distances between sides of the hole and the opposite sides of a shape surrounding the hole. Plural experimental values each corresponding to a distance from a side of a hole to an opposing side of a shape surrounding the hole are determined(S10). Plural test patterns representing each of the experimental values on a wafer are formed, and experimental value-based systematic fault rates are calculated from the test patterns(S20). The experimental value-based systematic fault rates of the hole are converted into experimental value-based systematic fault rates per unit hole length using a length of the sides of the hole of each of the test patterns(S30). The length of the side of the hole for which a distance between the side of the hole and the opposing side of the shape corresponds to each of experimental values in a desired layout is calculated(S40). A systematic fault rate of the hole is calculated using the experimental value-based systematic fault rates per unit hole length and the length of the sides of the hole calculated for the each of experimental values in the desired layout(S50).
Abstract:
반도체 집적 회로 장치의 레이아웃 분석 방법, 레이아웃 분석 시스템, 스탠다드 셀 라이브러리, 마스크 및 반도체 집적 회로 장치가 제공된다. 반도체 집적 회로 장치의 레이아웃 분석 방법은 복수의 관심 레이아웃 각각의 랜덤 결함율, 시스템적 결함율, 파라미터적 결함율 및 면적을 산출하고, 복수의 랜덤 결함율, 시스템적 결함율, 파라미터적 결함율 및 면적을 이용하여, 복수의 관심 레이아웃의 면적별 결함율을 산출하고, 복수의 관심 레이아웃의 면적별 결함율을 이용하여, 복수의 관심 레이아웃 중 수정할 관심 레이아웃을 선정하는 것을 포함한다. 랜덤 결함율, 시스템적 결함율, 파라미터적 결함율