-
公开(公告)号：KR100145860B1
公开(公告)日：1998-12-01
申请号：KR1019950019798
申请日：1995-07-06
Applicant: 삼성전자주식회사
IPC: H03B19/00
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
주파수 체배기에 관한 것으로, 특히 위상차를 디지탈화하여 집적화할시 공정상에서 발생될 수 있는 특성의 변화를 억제하고 회로의 면적을 축소할수 있는 주파수 체배기에 관한 것임.
2. 발명이 해결하려고 하는 기술적과제
위상차를 디지탈화하고, 이를 디지탈/아나로그변환기의 입력으로 활용하여 반도체 소자에 집적시켰을때 공정변수에 따른 특성의 변화를 억제하고, 반도체 소자의 면적을 축소하는 회로를 제공함.
3. 발명의 해결방법의 요지
상기 프리스켈러(300)의 출력을 소정 분주하여 상기 위상검출기(200)에 제공하는 궤한분주기(200) 및 전압제어발진기(700)를 구비한 주파수 체배기에 있어서,
상기 위상검출기(200)의 출력에 따라 업/다운 카운팅하여 클럭주파수의 위상차를 보정하기 위한 값을 발생하는 N비트 카운터와,
상기 N비트 카운터(212)의 출력을 아나로그신호로 변환하여 상기 전압제어발진기(700)에 제공하는 N비트 D/A변환기(213)로 구성된다.
4. 발명의 중요한 용도
주파수 체배기.-
公开(公告)号：KR1019970029001A
公开(公告)日：1997-06-26
申请号：KR1019950041262
申请日：1995-11-14
Applicant: 삼성전자주식회사
IPC: G06F3/153
Abstract: 1. 청구범위에 기재된 발명이 속하는 기술 분야
본 발명은 반도체장치의 그래픽 콘트롤러에 관한 것으로, 특히 디스플레이장치의 스크롤동작시 발생하는 화면의 부자연스러움을 억제하는 그래픽 콘트롤러의 화면 스크롤방법에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
종래에는 화면의 스크롤시 시스템의 기능저하가 메모리를 연속적으로 읽고 쓰는 과정에서 유발되는 점을 착안하여 메모리의 내용을 거의 갱신치 아니하고 비디오 콘트롤러의 메모리 콘트롤블럭에서 출력되는 메모리 어드레스에 오프셋값을 연산하여 실제 메모리에 맵핑되는 어드레스를 다르게 하므로써 시스템의 부담이 거의 없이 화면의 어느 방향으로도 자연스러운 화면을 나타내느 그래픽 콘트롤러의 화면 스크롤방법을 제공하는데 있다.
3. 발명의 해결방법의 요지
소정의 화면정보를 저장하는 프레임버퍼와; 상기 프레임버퍼의 화소를 지정하는 어드레스신호를 발생하는 메모리어드레스 발생기와, 상기 메모리어드레스 발생기에서 출력되는 어드레스신호의 입출력을 허용하는 제어신호를 발생하는 제어신호 발생기와, 상기 어드레스신호를 비교하여 화면상의 스크롤 범위를 판정하는 어드레스 비교기와 제반 스크롤상태를 제어하는 스크롤 제어레지스터와, 소정의 클럭신호에 동기되어 순차적인 카운팅신호를 출력하는 카운터와, 상기 어드레스 비교기와 상기 카운터의 출력에 응답하여 연산동작을 수행하는 연산기와, 상기 연산기의 출력에 응답하여 소정의 피지컬 어드레스를 출력하는 어드레스 멀티플렉서로 구성되는 그래픽 콘트롤러의 화면 스크롤방법에 있어서, 스크롤 제어레지스터의 출력에 응답하여 상기 메모리 어드레스발생기의 출력을 상기 드레스비교기에서 고속으로 비교하고, 상기 카운터의 오프셋값고 상기 메모리 어드레스발생기의 출력신호를 논리연산하므로써 고속으로 데이타를 액세스하여 화면의 부자연스러움을 억제함을 특징으로 하는 그래픽 콘트롤러의 화면 스크롤방법을 구현하므로써 상기 과제를 해결하게 된다.
4. 발명의 중요한 용도
스크롤동작시 화면의 부자연스러움을 방지하는 그래픽 콘트롤러.-
-
-
公开(公告)号：KR1019970056815A
公开(公告)日：1997-07-31
申请号：KR1019950047447
申请日：1995-12-07
Applicant: 삼성전자주식회사
IPC: G06T11/40
Abstract: 인접된 텍스춰 라인간의 불연속성을 방지하는 텍스춰 라인(texture line)의 작도 회로가 개시된다.
본 발명에 따른 텍스춰 라인 작도 회로는 시작점(x
1 , y
1 )의 x좌표 또는 오프세트 Δx는 선택적으로 로드하고 그에 제공되는 제1클럭 신호에 따라 감산 계수하는 제1카운터; 시작점(x
1 , y
1 )의 x좌표를 로드하고 그에 제공되는 제2클럭 신호에 따라 가산 계수하는 제2카운터; 패턴 배수 m을 로드하고 그에 제공되는 제3클럭 신호에 따라 감산 계수하는 제3카운터; 유효 패턴 수를 로드하고 상기 제3카운터에서 제공되는 오버플로우 신호를 클럭 신호로 하여 감산 계수하는 제4카운터; 텍스춰 패턴을 저장하고 상기 제4카운터의 계수 값인 선택 신호에 따라 텍스춰 패턴중의 소정의 비트 패턴을 선택하여 출력하는 패턴 레지스터 선택기; 및 상기 제1 내지 제4카운터의 로드 동작을 제어하고, 제1 내지 제4클럭을 제공하는 스테이트 머신을 포함함을 특징으로 한다.
본 발명에 따른 텍스춰 라인 작도 회로는 화면상의 왼쪽 좌표를 기준으로 텍스춰 패턴들이 정렬되도록 함으로써 인접된 텍스춰 라인간의 패턴의 부정합이 발생되는 것을 방지하여 시각적으로 안정되게 하는 효과가 있다.-
Patent Agency Ranking
公开(公告)号：KR100245558B1
公开(公告)日：2000-02-15
申请号：KR1019970013427
申请日：1997-04-11
Applicant: 삼성전자주식회사
IPC: G11C7/00
Abstract: 본 발명은 딜레이 조정 회로에 관한 것으로, 외부로부터 입력단에 소정의 신호를 입력받고, 최종 출력단으로부터 소정의 딜레이된 신호를 출력하며, 각각이 입력받은 신호를 딜레이하여 다음 단에 출력시키는 복수의 인버터와, 상기 각각의 복수의 인버터로부터 소정의 딜레이된 신호를 각각 입력받고, 다시 소정의 딜레이된 신호를 다음 인버터의 입력신호로 각각 출력시키는 복수의 커패시터 조정부와, 상기 복수의 커패시터 조정부가 각각 직렬 모드 및 병렬 모드, 그리고 패스 모드 중 어느 하나의 모드가 되도록 하는 소정의 비트 값을 상기 복수의 커패시터 조정부에 각각 출력시키는 복수의 모드 변환 레지스터를 포함하여, 공정 상의 오차로 인한 딜레이 값을 원하는 딜레이 값으로 조정할 수 있고, 여러 가지 특성을 고려하기 위해 딜레이 값을 변 화시킬 수 있다.
-
公开(公告)号：KR100213242B1
公开(公告)日：1999-08-02
申请号：KR1019960030467
申请日：1996-07-25
Applicant: 삼성전자주식회사
Inventor： 조병선
IPC: H04N5/04
Abstract: 본 발명은 입력된 외부동기신호에 동기된 비디오 신호를 생성하기 위한 외부동기신호의 존재유무, 펄스폭 및 극성을 분석하는 방법 및 그에 적합한 장치에 관한 것으로서, 외부 동기신호를 이용한 오버레이 기능을 수행하기 위한 동기신호 분석방법은 입력되는 외부동기신호의 상승 및 하강시, 쇼트펄스(SHORT)를 생성하여 출력하는 단계; 상기 단계로부터 출력된 상승 또는 하강시의 쇼트펄스 중의 하나를 선택하는 단계; 및 상기 선택단계에 의해 선택된 쇼트펄스를 인터럽트 요구신호(IRQ)로 활용하여 소정의 카운터값을 소정의 데이터레지스터에 저장시키는 단계를 포함한다.
따라서, 본 발명에 따른 외부 동기신호의 분석방법 및 그에 적합한 장치는 종래의 소프트웨어적인 처리를 하드웨어적인 처리로 변환하므로써, 소프트웨어의 부담을 줄려 처리속도가 빨라지는 효과를 갖는다.-
公开(公告)号：KR1019970031350A
公开(公告)日：1997-06-26
申请号：KR1019950039609
申请日：1995-11-03
Applicant: 삼성전자주식회사
IPC: H03K21/00
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
카운터
2. 발명이 해결하려고 하는 기술적 과제
카운터를 데스트할 시 테스트 시간을 단축한다.
3. 발명의 해결 방법의 요지
M*N 비트 카운터가, M비트 단위의 제1카운터-제N카운터와, 데스트모드신호 입력시 테스트 로드펄스를 발생하는 수단을 구비하며 출력단이 제1카운터-제N카운터의 로드단자에 병렬연결되어 노말 로드펄스 또는 테스트 로드펄스 발생시 제1카운터-제N카운터의 로드신호로 인가하는 수단과, 데스트모드신호를 입력하며 전단 카운터의 오버플로우신호 수신시 트리거되는 테스트인에이블신호를 발생하는 수단을 구비하며 출력단이 다음단 카운터의 인에이블단자에 연결되어 오버플로우신호 및 데스트인에이블신호 발생시 다음단 카운터를 인에이블시키는 수단들로 구성되어, 테스트모드시 선행하는 카운터의 카운트 종료시 다음단의 카운터가 인에이블되어 카운트를 개시하는 방법으로 제1카운터에서 제N카운터 까지 순차적으로 구동되어 2
M ×N회의 클럭 로 테스트를 완료하여 카운터 테스트 시간을 단축한다.
4. 발명의 중요한 용도
다수의 카운터 모듈들로 이루어지는 카운터를 테스트할 시 각 모듈들을 순차적으로 인에이블시키면서 카운트 동작을 수행시켜 테스트 시간을 대폭 단축한다.-
公开(公告)号：KR1019970008827A
公开(公告)日：1997-02-24
申请号：KR1019950019798
申请日：1995-07-06
Applicant: 삼성전자주식회사
IPC: H03B19/00
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
주파수 체배기에 관한 것으로, 특히 위상차를 디지탈하여 집적화할시 공정상에서 발생될 수 있고 특성의 변화를 억제할 수 있는 주파수 체배기에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
위상차를 디지틀화하고, 이를 디지탈/아나로그 변환기의 입력으로 활용하여 반도체 소자에 집적시켰을 때 공정변수에 따른 특성의 변화를 억제하고, 반도체 소자의 면적을 축소하는 회로를 제공함.
3. 발명의 해결방법의 요지
상기 프리스켈러(300)의 출력을 소정 분주하여 상기 위상검출기(200)에 제공하는 궤한분주기(200) 및 전압제어발진기(700)를 구비한 주파수 체배기에 있어서, 상기 위상검출기(200)의 출력에 따라 업/다운 카운팅하여 고정상에 발생할 수 있고 변수를 보정하기 위한 값을 발생하는 N비트 카운터와, 상기 N비트 카운터(212)의 출력을 아나로그신호로 변환하여 상기 전압제어발진기(700)에 제공하는 N비트D/A변환기(213)로 구성된다.
4. 발명의 중요한 용도
주파수 체배기.-
公开(公告)号：KR1019960011763A
公开(公告)日：1996-04-20
申请号：KR1019940023124
申请日：1994-09-14
Applicant: 삼성전자주식회사
IPC: H04N5/44
Abstract: 본 발명은 중앙처리장치(CPU)가 화면용 메모리를 억세스하는 동안 화면용으로 설정된 메모리 공간이외의 잔여공간을 연속적인 공간으로 활용할 수 있도록 상기 화면용 메모리를 다수개의 2차원 선형공간으로 구성하기 위한 화면용 메모리 제어장치 및 메모리 맵 구조에 관한 것으로, 본 발명의 메보리 맵 구조를 형성하기 위한 메모리 제어장치는 CPU의 쎄그먼트 포인터의 기저 어드레스를 기록하기 위한 쎄그먼트 개시 어드레스 레지스터, CPU의 쎄그먼트에 맵핑된 페이지 번호를 저장하는 페이지 번호 레지스터, CPU의 쎄그먼트 크기를 임의로 설정하기 위한 쎄그먼트 크기 레지스터, 상기 쎄그먼트 크기 레지스터의 출력을 받아 페이지 크기를 디코드하기 위한 마스크 비트를 발생하는 페이지 크기 디코더, 상기 페이지 크기 디코더의 출력에 따라 화면 메 모리 어드레스를 선택하기 위한 선택신호 발생수단, CPU의 어드레스 데이타를 받아 화면 메모리 어드레스를 출력하는 어드레스 버퍼, CPU의 어드레스 데이타와 페이지 번호 레지스터의 출력을 수신하여 화면 메모리 어드레스를 선택적으로 출력하기 위한 멀티플렉서, 상기 페이지 크기 레지스터의 출력을 받아 RAS/CAS의 어드레스를 선택하기 위한 섹터 디코더, 및 상기 어드레스 버퍼와 멀티플렉서의 출력을 받아 RAS, CAS의 어드레스를 나타내는 화면 메모리의 어드레스 라인을 선택하기 위한 RAS/CAS 선택수단을 구비하여 이루어진다.
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.019 seconds)
